지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
지연고정루프는 위상고정루프에 비해 작은 지터 값을 가지고 있음에도 불구하고 지연고정루프를 사용해서 지터를 줄이려는 연구는 꾸준히 이루어지고 있다. 이러한 연구의 결과로 기본 구조를 변형하거나 또는 다양한 구조들을 첨가하여 지터 특성을 개선하였다. 이 논문에서는 지연고정루프에서 다양한 루프필터 구조를 적용하면 지터 특성이 향상될 수 있음을 보여준다. 다양한 루프필터가 적용된 지연고정루프는 1.8V 0.18μm CMOS 공정을 이용하여 설계 하였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 루프필터 이론
Ⅲ. DLL 주요 블럭
Ⅳ. 시뮬레이션 결과 및 고찰
Ⅴ. 결론
REFERENCES
참고문헌 (12)
참고문헌 신청
1. [학술대회논문] - Novak, O. / 2011 / A fully integrated 19 pJ/pulse UWB transmitter for biomedical applications implemented in 65 nm CMOS technology / IEEE International Conference on Ultra-Wideband (ICUWB) : 72 ~ 75
2. [학술대회논문] - Hart, J. / 2013 / 3.6GHz 16-core SPARC SoC processor in 28nm / IEEE International Solid-State Circuits Conference : 48 ~ 49
3. [학술대회논문] - Zianbetov, E. / 2011 / A Digitally Controlled Oscillator in a 65-nm CMOS process for SoC clock generation / IEEE International Symposium Circuits and Systems (ISCAS) : 2845 ~ 2848
5. [학술대회논문] - Y. T. Kim / 2009 / A low-power programmable DLL-based clock generator with wide-range anti-harmonic lock / International SoC Design Conference (ISOCC) : 520 ~ 523
6. [학술지(정기간행물)] - K. H. Ryu / 2006 / A DLL With Dual Edge Triggered Phase Detector for Fast Lock and Low Jitter Clock Generator / IEEE Transactions On Circuits And Systems—I : Regular Papers 53 (5) : 1860 ~ 1870
2. [학술대회논문] - Hart, J. / 2013 / 3.6GHz 16-core SPARC SoC processor in 28nm / IEEE International Solid-State Circuits Conference : 48 ~ 49
3. [학술대회논문] - Zianbetov, E. / 2011 / A Digitally Controlled Oscillator in a 65-nm CMOS process for SoC clock generation / IEEE International Symposium Circuits and Systems (ISCAS) : 2845 ~ 2848
5. [학술대회논문] - Y. T. Kim / 2009 / A low-power programmable DLL-based clock generator with wide-range anti-harmonic lock / International SoC Design Conference (ISOCC) : 520 ~ 523
6. [학술지(정기간행물)] - K. H. Ryu / 2006 / A DLL With Dual Edge Triggered Phase Detector for Fast Lock and Low Jitter Clock Generator / IEEE Transactions On Circuits And Systems—I : Regular Papers 53 (5) : 1860 ~ 1870
이 논문의 저자 정보
이 논문과 함께 이용한 논문
경사각 종속형 2축식 태양광 추적기의 추적방식
홍정훈
,
김은성
전자공학회논문지
2013
.11
6LoWPAN에서 회복력 있는 라우팅 프로토콜 기법
우연경
,
박종태
전자공학회논문지
2013
.11
위치 기반의 우선순위를 이용한 네트워크 온 칩에서의 디플렉션 라우팅
남문식
,
한태희
전자공학회논문지
2013
.11
DLC와 전송 데이터 압축영역 설정을 이용한 CAN 데이터 압축
오유경
,
정진균
전자공학회논문지
2013
.11
적응적 영역 가중치를 이용한 실시간 스테레오 비전 시스템 설계
류동훈
,
박태근
전자공학회논문지
2013
.11
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2015-560-001135042