새로운 저전력 전가산기 회로 설계 ( A Novel Design of a Low Power Full Adder )

강성태 ,  박성희 ,  조경록 외 1명

전자공학회논문지-SC

2001 .05

3치 전가산기

임인칠 ,  조원경

대한전자공학회 학술대회

1973 .01

다중 입력을 갖는 다치 전가산기의 구현 ( Implementation of Multi-Valued Full Adder with Multi-Input )

양대영 ,  박진우 ,  임석범 외 1명

대한전자공학회 학술대회

1997 .01

전류 모드 다치 논리 CMOS 회로를 이용한 전가산기 설계

이용섭 ,  곽철호 ,  김정범

전자공학회논문지-SD

2002 .01

새로운 구조의 고속 1비트 전가산기 회로설계

김영운 ,  서해준 ,  조태원

대한전자공학회 학술대회

2009 .07

에지값 결정도에 의한 다치논리함수구성과 전가산기설계에 관한 연구 ( A Study on the Construction of Multiple-Valued Logic Functions and Full-Adders using by the Edge-Valued Decision Diagram )

한성일 ,  최재석 ,  박춘명 외 1명

전자공학회논문지-C

1998 .03

미세공정상에서 전가산기의 해석 및 비교

이우기 ,  김정범

대한전기학회 학술대회 논문집

2003 .11

미세공정상에서 전가산기의 해석 및 비교

이우기 ,  김정범

대한전기학회 학술대회 논문집

2003 .11

컴퓨터형성 홀로그램을 이용한 전가산기의 광학적구현

이승희 ,  김성용 ,  배장근 외 1명

한국통신학회 학술대회논문집

1991 .08

삼치 시퀀스의 상관함수 특성 개선 연구

권성재

한국산업정보학회 학술대회논문집

2002 .11

0.18 CMOS 공정을 이용한 새로운 고속 1-비트 전가산기 회로설계

김영운 ,  서해준 ,  조태원

전기전자학회논문지

2008 .03

새로운 구조의 전가산기 캐리 출력 생성회로

김영운 ,  서해준 ,  한세환 외 1명

전자공학회논문지-SD

2009 .12

Implementation of CMOS Ternary Adder and Multiplier Using T-gate

Chan-Hong Pa ,  k ,  Hyo-Jun Yoon 외 2명

INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING

2010 .06

전류 모드 CMOS 다치 논리 회로를 이용한 전가산기 설계

원영욱 ,  김종수 ,  김정범

대한전기학회 학술대회 논문집

2003 .11

전류 모드 CMOS 다치 논리 회로를 이용한 전가산기 설계

원영욱 ,  김종수 ,  김정범

대한전기학회 학술대회 논문집

2003 .11

고속동작 가능한 새로운 1-비트 전가산기 설계

김영운 ,  손위 ,  서해준 외 1명

대한전자공학회 학술대회

2007 .11

새로운 구조의 고속 1비트 전가산기 회로설계

김영운 ,  서해준 ,  조태원

대한전자공학회 학술대회

2009 .07

전류모드 CMOS에 의한 3치 가산기 및 승산기의 구현

성현경

대한전기학회 학술대회 논문집

2006 .10

1bit 전가산기와 4bit 덧셈 연산기 74LS283에서의정 논리와 부 논리에 대한 분석

정동호 ,  정태상 ,  유준복

대한전기학회 학술대회 논문집

2000 .11

고성능 가산기의 최적화 연구

허석원 ,  김문경 ,  이용주 외 1명

한국통신학회논문지

2004 .05