A CMOS Steady-Phase-Error Reduced 1st-Order CMOS Delay-Line DPLL

Kenichi Nakashi ,  Naoya Fukumoto ,  Nobuyuki Komeie 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1997 .01

DPLL을 이용한 클럭 및 데이터 복구회로 설계 ( A DPLL-Based Clock/Data Recovery Circuit Design )

김창곤 ,  김성환 ,  최평

CAD 및 VLSI 설계연구회지

1996 .01

2단 양자화기를 사용한 1차 DPLL의 성능 개선에 관한 연구 ( A Study on the Performance of a Modified Binary Quantized First-Order DPLL )

강치우 ,  김진헌

전자공학회지

1984 .05

아리랑 위성 2호 DPLL 설계 및 시간 동기 알고리즘

권기호 ,  김대영 ,  조창범 외 1명

한국항공우주학회 학술발표회 초록집

2001 .11

반주기 표본화를 이용한 DPLL의 성능개선에 관한 연구 ( A Study on the Performance Improvement of DPLL Using a Half Period Sampling )

최영준 ,  강철호

한국통신학회 학술대회논문집

1987 .01

WDM 방식을 이용한 DPLL 구현에 관한 연구

이상목 ,  정재훈 ,  최상태 외 1명

대한전기학회 학술대회 논문집

1987 .07

WDM 방식을 이용한 DPLL 구현에 관한 연구 ( A Study on the DPLL Implementation Using the WDM Phase Detector )

이상목 ,  정재훈 ,  최상태 외 1명

대한전자공학회 학술대회

1987 .07

다치 양자화한 일차 DPLL의 위상과 주파수 스텝 입력에 대한 해석 ( Analysis of a First Order Multilevel Quantized DPLL with Phase-and Frequency-Step Input )

배건성

전자공학회지

1983 .07

PSK-DPLL의 반송파 복귀에 관한 연구

김석호 ,  송익호 ,  유흥균 외 1명

대한전자공학회 학술대회

1983 .11

커패시터 멀티플라이어를 이용한 디지털 위상 고정 루프(DPLL)의 설계

김형순 ,  이대환 ,  김영석

대한전자공학회 학술대회

2013 .07

Multi-Gigabit/s binary link 의 Digital clock and Data Recovery 의 CPPSIM 모델링

김수호 ,  신우열 ,  홍기문 외 4명

대한전자공학회 학술대회

2009 .11

Speed Control and Stability of 3-Phase Induction Motor with DPLL

朴旻鎬 ,  玄東石

전기의세계

1981 .11

이중 보간 방식을 이용한 CMOS 클록 데이터 복원회로

안희선 ,  이순재 ,  박원기 외 2명

대한전자공학회 학술대회

2009 .07

One Chip Implementation of LL-DPLL Type Clock Recovery For Continuous and Burst Mode Coherent Satellite Demodulators

Ju-Bin Song ,  Dae-Ig Chang ,  Jeong-Ho Kim

ICEIC : International Conference on Electronics, Informations and Communications

1995 .08

One Chip Implementation of LL-DPLL Type Clock Recovery for Continuous and Burst Mode Coherent Satellite Demodulators

Ju Bin Song ,  Dae Ig Chang ,  Jeong Ho Kim

ICEIC : International Conference on Electronics, Informations and Communications

1995 .01

Design Methodologies for Reliable Clock Networks

Deokjin Joo ,  Minseok Kang ,  Taewhan Kim

Journal of Computing Science and Engineering

2012 .12

광 저장장치용 DPLL 을 위한 Noise Robust PD/FD 에 관한 연구

배주한 ,  박현수 ,  김민철 외 4명

대한전자공학회 학술대회

2003 .07

칼만필터를 이용한 DPLL Bit Synchronizer ( Acquisition of DPLL Bit Synchronizer Using Modified Kalman Filter )

박승근 ,  이영환 ,  목진담

대한전자공학회 학술대회

1997 .01

Adaptive Carrier Recovery with Multi-Loop DPLL for Mobile Communication Applications

김범섭

CAD 및 VLSI 설계연구회지

1995 .01

Clock Design Techniques Considering Circuit Reliability

Yonghwan Kim ,  Minseok Kang ,  Kyoung-Hwan Lim 외 4명

대한전자공학회 ISOCC

2011 .11