2단 양자화기를 사용한 1차 DPLL의 성능 개선에 관한 연구 ( A Study on the Performance of a Modified Binary Quantized First-Order DPLL )

강치우 ,  김진헌

전자공학회지

1984 .05

DPLL을 이용한 클럭 및 데이터 복구회로 설계 ( A DPLL-Based Clock/Data Recovery Circuit Design )

김창곤 ,  김성환 ,  최평

CAD 및 VLSI 설계연구회지

1996 .01

반주기 표본화를 이용한 DPLL의 성능개선에 관한 연구 ( A Study on the Performance Improvement of DPLL Using a Half Period Sampling )

최영준 ,  강철호

한국통신학회 학술대회논문집

1987 .01

아리랑 위성 2호 DPLL 설계 및 시간 동기 알고리즘

권기호 ,  김대영 ,  조창범 외 1명

한국항공우주학회 학술발표회 초록집

2001 .11

WDM 방식을 이용한 DPLL 구현에 관한 연구 ( A Study on the DPLL Implementation Using the WDM Phase Detector )

이상목 ,  정재훈 ,  최상태 외 1명

대한전자공학회 학술대회

1987 .07

WDM 방식을 이용한 DPLL 구현에 관한 연구

이상목 ,  정재훈 ,  최상태 외 1명

대한전기학회 학술대회 논문집

1987 .07

다치 양자화한 일차 DPLL의 위상과 주파수 스텝 입력에 대한 해석 ( Analysis of a First Order Multilevel Quantized DPLL with Phase-and Frequency-Step Input )

배건성

전자공학회지

1983 .07

A Design of PD Control System Having Robust Performance

Hyun Joon Hwang ,  Ho Seong Jeong ,  Dong Wan Kim 외 6명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1998 .01

PSK-DPLL의 반송파 복귀에 관한 연구

김석호 ,  송익호 ,  유흥균 외 1명

대한전자공학회 학술대회

1983 .11

자동차용 CAN FD 네트워크의 성능 평가에 관한 연구

오세춘 ,  이준희 ,  김영곤

한국통신학회 학술대회논문집

2016 .11

Speed Control and Stability of 3-Phase Induction Motor with DPLL

朴旻鎬 ,  玄東石

전기의세계

1981 .11

강인한 성능을 가지는 최적 PD 제어 시스템 설계

김동완 ,  황현준

제어로봇시스템학회 논문지

1999 .08

국외 FDS 연구동향 및 적용사례 분석

이랑 ,  김동은 ,  김봉찬 외 2명

한국화재소방학회 학술대회 논문집

2011 .01

PD에게 5G란 무엇인가?

김동욱

방송과 미디어

2019 .07

칼만필터를 이용한 DPLL Bit Synchronizer ( Acquisition of DPLL Bit Synchronizer Using Modified Kalman Filter )

박승근 ,  이영환 ,  목진담

대한전자공학회 학술대회

1997 .01

Adaptive Carrier Recovery with Multi-Loop DPLL for Mobile Communication Applications

김범섭

CAD 및 VLSI 설계연구회지

1995 .01

커패시터 멀티플라이어를 이용한 디지털 위상 고정 루프(DPLL)의 설계

김형순 ,  이대환 ,  김영석

대한전자공학회 학술대회

2013 .07

FDS를 이용한 실내화재 모사의 문제점

박외철 ,  고경찬 ,  박준

한국화재소방학회 학술대회 논문집

2003 .01

最低分散을 위한 제로크로싱 DPLL 비트동기기

이선기 ,  박시우 ,  박진우

한국통신학회 학술대회논문집

1993 .11

最低分散을 위한 제로 크로싱 DPLL 비트동기기 ( Zero-Crossing DPLL Bit-Synchronizer for Reduced Jitter Variance )

이선기 ,  박시우 ,  박진우

한국통신학회 학술대회논문집

1993 .01