지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2023.10
- 수록면
- 21 - 26 (6page)
- DOI
- 10.5573/ieie.2023.60.10.21
이용수
이 논문의 연구 히스토리 (5)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문에서는 확장 드레인을 갖는 EDNMOS (extended drain N-type MOSFET) 소자의 정전기 보호 성능의 향상을 위해 2D 매트릭스 조합에 기반한 설계 방법론을 사용하여 더블 스냅백 현상을 방지할 수 있는 최적의 백그라운드 도핑 농도를 결정하였다. 더블 스냅백 현상을 방지하기 위해서 백그라운드 도핑 농도를 높이면 깊은 채널의 형성을 막을 수 있으나, 오히려 접합 브레이크다운 전압이 낮아지는 결과를 초래하므로 이들 파라메터들의 디자인 트레이드 오프(trade off)를 통해 최적의 이온주입량을 결정하는 하는 것이 바람직하다. 따라서 EDNMOS 소자의 정전기 보호 성능을 향상시키기 위해서는 본 논문에서 목표하는 소자 설계 파라메터값을 만족시키는 범위에서 가능한 한 N- 드리프트 이온주입량을 최대한 높게 선택하는 것이 가장 최선의 방법임을 확인할 수 있었다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 소자구조 및 분석방법
Ⅲ. 결과 및 고찰
Ⅳ. 결론
REFERENCES
참고문헌 (6)
참고문헌 신청
Y. J. Seo and K. H. Kim, “Characteristics of an extended drain N-type MOS device for electrostatic discharge protection of a LCD driver chip operating at high voltage,” J. Korean Phys. Soc., Vol. 50, No. 3, pp. 897-901, 2007.
S. G. Jeong, S. W. Kwon, J. M. Lee, S. H. Baek, and Y. S. Koo, “A Study on ESD Protection Circuits using STACK Technology with High Holding Voltage and Bi-directional Characteristics for High Voltage Applications,” Journal of The Institute of Electronics
M. P. J. Mergens, W. Wilkening, S. Mettler, H. Wolf, A. Stricker and W. Fichtner, "Analysis of lateral DMOS power devices under ESD stress conditions", IEEE Trans. Electron Devices, Vol. 47, pp. 2128-2137, 2000.
M. D. Ker and K. H. Lin, “Double snapback characteristics in high-voltage nMOSFETs and the impact on-chip ESD protection,” IEEE Electron Dev. Lett., Vol. 25, No. 9, pp. 640-642, 2004.
K. H. Kim, Y. I. Jung, J. S. Shim, H. T. So, J. H. Lee, L. Y. Hwang, “Illumination of Double Snapback Mechanism in High Voltage Operating Grounded Gate Extended Drain N-type Metal–Oxide–Semiconductor Field Effects Transistor Electro-Static Discharge Prote
S. G. Jeong, S. W. Kwon, J. M. Lee, S. H. Baek, and Y. S. Koo, “A Study on ESD Protection Circuits using STACK Technology with High Holding Voltage and Bi-directional Characteristics for High Voltage Applications,” Journal of The Institute of Electronics
M. P. J. Mergens, W. Wilkening, S. Mettler, H. Wolf, A. Stricker and W. Fichtner, "Analysis of lateral DMOS power devices under ESD stress conditions", IEEE Trans. Electron Devices, Vol. 47, pp. 2128-2137, 2000.
M. D. Ker and K. H. Lin, “Double snapback characteristics in high-voltage nMOSFETs and the impact on-chip ESD protection,” IEEE Electron Dev. Lett., Vol. 25, No. 9, pp. 640-642, 2004.
K. H. Kim, Y. I. Jung, J. S. Shim, H. T. So, J. H. Lee, L. Y. Hwang, “Illumination of Double Snapback Mechanism in High Voltage Operating Grounded Gate Extended Drain N-type Metal–Oxide–Semiconductor Field Effects Transistor Electro-Static Discharge Prote
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
고전압 정전기 보호용 DDDNMOS 소자의 더블 스냅백 방지를 위한 최적의 이온주입 조건 결정
전기전자학회논문지
2022 .09
-
NSCR_PPS 소자에서 채널차단 이온주입 변화에 따른 최적의 정전기보호소자 설계
한국위성정보통신학회논문지
2016 .12
-
PMOS 소자가 삽입된 부분웰 구조의 N형 SCR 소자에서 정전기 보호 성능 향상을 위한 최적의 CPS 이온주입에 대한 연구
한국위성정보통신학회논문지
2015 .01
-
개선된 온-저항 및 홀딩 전압을 갖는 저전압급 ESD 보호소자에 관한 연구
전기전자학회논문지
2024 .12
-
스텍 구조를 이용한 향상된 스냅백 특성을 갖는 ESD 보호회로 설계
전기전자학회논문지
2021 .06
-
Self-Biasing 효과로 높은 홀딩 전압을 갖는 SCR 기반 양방향 ESD 보호 소자에 관한 연구
전기전자학회논문지
2022 .03
-
NSCR_PPS 소자에서 게이트와 N+ 확산층 간격의 변화가 정전기 보호성능에 미치는 영향
한국위성정보통신학회논문지
2015 .01
-
Parallel PNP 및 N+ drift가 삽입된 높은 홀딩전압특성을 갖는 ESD보호회로에 관한 연구
전기전자학회논문지
2020 .09
-
높은 홀딩 전압과 향상된 감내 특성을 갖는 양방향 ESD 보호 소자에 관한 연구
대한전자공학회 학술대회
2020 .08
-
향상된 전기적 특성을 지닌 LVTSCR 기반의 N-Stack ESD 보호소자에 관한 연구
전기전자학회논문지
2021 .03
-
Zener ESD 보호회로 내장 전력 MOSFET 최적 설계
전기전자재료학회논문지
2015 .01
-
높은 홀딩 전압으로 인한 래치업 면역을 갖는 듀얼구조의 ESD 보호소자에 관한 연구
대한전자공학회 학술대회
2021 .06
-
Stack 기술을 이용한 양방향 ESD 방전 경로를 갖는 ESD 보호회로에 관한 연구
대한전자공학회 학술대회
2019 .06
-
저전압급 ESD 보호를 위한 NPN BJT 내장형 SCR 설계에 관한 연구
전기전자학회논문지
2022 .09
-
낮은 트리거 및 높은 홀딩전압을 지닌 양방향 ESD 보호소자에 관한 연구
대한전자공학회 학술대회
2020 .11
-
N-Stack 기술이 적용된 추가적인 기생 NPN 바이폴라 트랜지스터로 인한 높은 홀딩 전압을 갖는 ESD 보호소자에 관한 연구
대한전자공학회 학술대회
2023 .06
-
플로팅 영역을 포함하는 SCR 기반의 2-Stage 고전압용 ESD 보호회로에 관한 연구
대한전자공학회 학술대회
2019 .11
-
향상된 감내특성을 갖는 PMOS 삽입형 고전압용 ESD 보호회로에 관한 연구
전기전자학회논문지
2017 .09
-
STACK 기술이 적용된 높은 홀딩 전압을 가지는 SCR 기반의 양방향 ESD 보호회로
대한전자공학회 학술대회
2022 .06
-
Design of Various Dipolar Source for Improvement of Electrostatic Discharge Protection Performance of 0.18 μm_30 V DDDNMOS Transistor for High Voltage Application
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2024 .06
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-151-24-02-088062555