지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2015.1
- 수록면
- 1 - 5 (5page)
이용수
초록· 키워드
오류제보하기
PPS 소자가 삽입된 부분웰 구조의 N형 실리콘 제어 정류기(NSCR_PPS) 소자에서 정전기 보호 성능의 향상을 위한 CPS 이온주입 조건의 최적화에 대해 연구하였다. 종래의 NSCR 표준소자는 on-저항, 스냅백 홀딩 전압 및 열적 브레이크다운 전압이 너무 낮아 정전기 보호소자의 필요조건을 만족시키지 못해 적용이 어려웠으나, 본 연구에서 제안하는 CPS 이온주입과 부분웰 이온주입을 동시에 적용한 변형 설계된 소자의 경우 스냅백 홀딩 전압을 동작전압 이상으로 증가시킬 수 있는 향상된 정전기 보호성능을 나타내어 고전압 동작용 마이크로 칩의 정전기보호 소자로 적용 가능함을 확인하였다
목차
등록된 정보가 없습니다.
참고문헌 (12)
참고문헌 신청
A. Chatterjee / 1991 / A low-voltage triggering SCR for on-chip ESD protection at output and input pads / IEEE Electron Device Lett. 12 : 21 ~ 22
C. H. Lai / 2004 / A novel gate coupled SCR ESD protection structure with high latchup immunity for high-speed I/O pad / IEEE Electron Device Lett. 25 : 328 ~ 330
J. E. Barth / 2001 / TLP calibration, correlation, standards, and new techniques / IEEE Trans. Electron. Packaging Manufact 24 (2) : 99 ~ 108
M. D. Ker / 1997 / A gate-coupled PTLSCR/NTLSCR ESD protection circuit for deep-submicron low voltage CMOS IC's / IEEE J. Solid-State Circuits 32 : 38 ~ 51
서용진 / 2014 / DPS(Double Polarity Source) 구조를 갖는 고전압 동작용EDNMOS 소자의 정전기 보호 성능 개선 / 한국위성정보통신학회논문지 9 (2) : 12 ~ 17
C. H. Lai / 2004 / A novel gate coupled SCR ESD protection structure with high latchup immunity for high-speed I/O pad / IEEE Electron Device Lett. 25 : 328 ~ 330
J. E. Barth / 2001 / TLP calibration, correlation, standards, and new techniques / IEEE Trans. Electron. Packaging Manufact 24 (2) : 99 ~ 108
M. D. Ker / 1997 / A gate-coupled PTLSCR/NTLSCR ESD protection circuit for deep-submicron low voltage CMOS IC's / IEEE J. Solid-State Circuits 32 : 38 ~ 51
서용진 / 2014 / DPS(Double Polarity Source) 구조를 갖는 고전압 동작용EDNMOS 소자의 정전기 보호 성능 개선 / 한국위성정보통신학회논문지 9 (2) : 12 ~ 17
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
NSCR_PPS 소자에서 채널차단 이온주입 변화에 따른 최적의 정전기보호소자 설계
한국위성정보통신학회논문지
2016 .12
-
NSCR_PPS 소자에서 게이트와 N+ 확산층 간격의 변화가 정전기 보호성능에 미치는 영향
한국위성정보통신학회논문지
2015 .01
-
고전압 동작용 I/O 응용을 위해 Counter Pocket Source 구조를 갖도록 변형된 DDD_NSCR 소자의 ESD 보호성능 시뮬레이션
한국위성정보통신학회논문지
2016 .12
-
개선된 온-저항 및 홀딩 전압을 갖는 저전압급 ESD 보호소자에 관한 연구
전기전자학회논문지
2024 .12
-
Simulation-based P-well design for improvement of ESD protection performance of P-type embedded SCR device
전기전자학회논문지
2022 .06
-
Self-Biasing 효과로 높은 홀딩 전압을 갖는 SCR 기반 양방향 ESD 보호 소자에 관한 연구
전기전자학회논문지
2022 .03
-
향상된 감내특성을 갖는 PMOS 삽입형 고전압용 ESD 보호회로에 관한 연구
전기전자학회논문지
2017 .09
-
고전압 정전기 보호용 DDDNMOS 소자의 더블 스냅백 방지를 위한 최적의 이온주입 조건 결정
전기전자학회논문지
2022 .09
-
Parallel PNP 및 N+ drift가 삽입된 높은 홀딩전압특성을 갖는 ESD보호회로에 관한 연구
전기전자학회논문지
2020 .09
-
낮은 트리거 및 높은 홀딩전압을 지닌 양방향 ESD 보호소자에 관한 연구
대한전자공학회 학술대회
2020 .11
-
SCR 기반 양방향성 ESD보호회로의 설계 변수 변화에 따른 전기적 특성의 관한 연구
전기전자학회논문지
2015 .06
-
높은 홀딩 전압으로 인한 래치업 면역을 갖는 듀얼구조의 ESD 보호소자에 관한 연구
대한전자공학회 학술대회
2021 .06
-
PMOS가 삽입된 SCR 기반의 ESD 보호 회로에 관한 연구
전기전자학회논문지
2019 .12
-
저전압급 ESD 보호를 위한 NPN BJT 내장형 SCR 설계에 관한 연구
전기전자학회논문지
2022 .09
-
높은 홀딩 전압을 갖는 세그먼트 레이아웃 기법을 이용한 SCR 기반 ESD 보호회로에 관한 연구
전기전자학회논문지
2017 .03
-
고전압 어플리케이션을 위한 높은 홀딩전압 및 양방향 특성을 갖는 STACK 기술을 적용한 ESD 보호회로에 관한 연구
전자공학회논문지
2023 .04
-
Stack 기술을 이용한 향상된 감내 특성을 갖는 SCR 기반 ESD 보호 소자에 관한 연구
전기전자학회논문지
2019 .09
-
확장된 드레인을 갖는 EDNMOS 정전기 보호 소자의 최적 이온주입량 결정을 위한 설계 방법론
전자공학회논문지
2023 .10
-
높은 홀딩 전압으로 인한 래치업 면역을 갖는 양방향 구조의 ESD 보호회로에 관한 연구
전기전자학회논문지
2021 .06
-
낮은 트리거 전압과 높은 홀딩 전압을 가진 SCR 기반의 ESD 보호회로에 관한 연구
전기전자학회논문지
2024 .12
이 논문의 저자 정보
최근 본 자료
댓글(0)
0