지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2022.12
- 수록면
- 191 - 198 (8page)
이용수
초록· 키워드
오류제보하기
다중 주파수 클럭 신호를 사용하는 시스템 온 칩(SoC: system on a chip)를 위해 위상 고정 루프(PLL: phase-locked loop) 기반 주파수 합성기가 제안된다. 제안하는 PLL 기반 주파수 합성기는 위상 주파수 검출기(PFD: phase frequency detector), 전하 펌프(CP: charge pump), 루프 필터, 전압 제어 발진기(VCO: voltage-controlled oscillator), 그리고 주파수 분주기로 구현되는 전하 펌프 위상 고정 루프와 에지 컴바이너로 구성된다. PLL은 6개의 차동 지연 셀을 사용하여 VCO에 의해 12 위상 클록을 출력하며, 에지 컴바이너는 PLL의 12상 출력 클럭의 에지 컴바이닝과 주파수 분주를 통해 출력 클럭의 주파수를 합성한다. 제안된 PLL 기반 주파수 합성기는 1.2V 공급전압을 사용하는 55nm CMOS 공정에서 설계된다. 설계된 PLL 기반 주파수 합성기는 주파수가 20.75MHz인 기준 클록에 대해 166MHz, 83MHz 및 124.5MHz의 세 클록 신호를 출력한다.
목차
Abstract
요약
Ⅰ. 서론
Ⅱ. PLL 기반 주파수 합성기
Ⅲ. 결론
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
IoT 어플리케이션을 위한 저전력 위상 고정 루프 설계
대한전자공학회 학술대회
2024 .11
-
W-대역 탐지 송수신기용 CMOS 위상 동기 루프 설계
전자공학회논문지
2020 .01
-
CMOS 120 GHz Phase-Locked Loops Based on Two Different VCO Topologies
Journal of Electromagnetic Engineering And Science
2017 .04
-
UHF FRS 대역 CMOS PLL 주파수 합성기 설계
한국전자파학회논문지
2017 .12
-
광대역 주입동기식 주파수 분주기 기반 40 GHz CMOS PLL 주파수 합성기 설계
한국전자파학회논문지
2016 .08
-
A 1.25 GHz Low Power Multi-phase PLL Using Phase Interpolation between Two Complementary Clocks
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .12
-
Study on Low-jitter and Low-power PLL Architectures for Mobile Audio Systems
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2022 .12
-
A Method to Improve the Performance of Phase-Locked Loop (PLL) for a Single-Phase Inverter Under the Non-Sinusoidal Grid Voltage Conditions
전력전자학회 학술대회 논문집
2017 .11
-
D F/F 위상감지기를 이용한 크기가 작은 주파수 합성기
한국정보기술학회논문지
2016 .05
-
IEEE 802.15.4g SUN 시스템용 RF 주파수 합성기의 구현
전자공학회논문지
2016 .12
-
94 GHz SiGe BiCMOS PLL의 고온 특성 평가 및 분석
한국전자파학회논문지
2023 .10
-
진난수발생기를 통해 Spur 성분을 줄이는 4GHz 위상 고정 루프
대한전자공학회 학술대회
2019 .11
-
2.45 ㎓ PLL 설계 및 주파수와 위상 오차 분석
한국전자파학회논문지
2020 .06
-
Initial Frequency Preset Technique for Fast Locking Fractional-N PLL Synthesizers
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .08
-
Benchmarking of Small-signal Dynamics of single-phase PLLs
ICPE(ISPE)논문집
2015 .06
-
A 1-V 3.8-mW Fractional-N PLL Synthesizer with 25% Duty-Cycle LO Generator in 65 nm CMOS for Bluetooth Applications
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2018 .12
-
A Method to Improve the Performance of Phase-Locked Loop (PLL) for a Single-Phase Inverter Under the Non-Sinusoidal Grid Voltage Conditions
전력전자학회논문지
2018 .08
-
위상고정루프를 이용한 낮은 지터 성능을 갖는 스마트 오디오 디바이스용 이중 출력 주파수 합성기 설계
전자공학회논문지
2016 .02
-
실시간 시뮬레이션 시스템을 이용한 PLL 설계
Proceedings of KIIT Conference
2018 .06
-
LoRa용 PLL에 관한 연구
대한전자공학회 학술대회
2021 .06
이 논문의 저자 정보
이 논문과 함께 이용한 논문
12-비트 10-MS/s CMOS 파이프라인 아날로그-디지털 변환기
조세현
,
정호용
,
도원규
외 2명
전기전자학회논문지
2021
.06
채널 부정합 보정 회로를 가진 3-GSymbol/s/lane MIPI C-PHY 송수신기
최석원
,
송창민
,
장영찬
전기전자학회논문지
2019
.12
Sensor Utility Network를 위한 저전력 Burst 클록-데이터 복원 회로를 포함한 클록 시스템
송창민
,
서재훈
,
장영찬
전기전자학회논문지
2019
.09
A 10-bit 100-MS/s Pipelined SAR ADC with Redundancy Generation using Capacitor-based DAC and Linearity-improved Dynamic Amplifier
Han-Yeol Lee
,
Eunji Youn
,
Young-Chan Jang
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2019
.08
자체 보정 CDAC를 이용한 10비트 20MS/s 비동기 축차근사형 ADC
윤은지
,
장영찬
전기전자학회논문지
2019
.03
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2023-056-000303599