지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2007.1
- 수록면
- 1,017 - 1,021 (5page)
이용수
초록· 키워드
오류제보하기
To implement tera bit level non-volatile memories of low power and fast operation, proving statistical reproductivity and satisfying reliabilities at the nano-scale are a key challenge. We fabricate the charge trapping nano scaled SONOS unit memories and 64 bit flash arrays and evaluate reliability and performance of them. In case of the dielectric stack thickness of 4.5 /9.3 /6.5 ㎚ with the channel width and length of 34 ㎚ and 31㎚ respectively, the device has about 3.5 V threshold voltage shift with write voltage of 10 ㎲, 15 V and erase voltage of 10 ㎳, -15 V. And retention and endurance characteristics are above 10 years and 105 cycle, respectively. The device with LDD(Lightly Doped Drain) process shows reduction of short channel effect and GIDL(Gate Induced Drain Leakage) current. Moreover we investigate three different types of flash memory arrays.
목차
등록된 정보가 없습니다.
참고문헌 (6)
참고문헌 신청
B. Eitan / 2000 / NROM: A novel localized trapping, 2-bit nonvolatile memory cell / IEEE Electron Device Lett. 21 : 543 ~
F. R. Libsch / 1990 / Charge transport and storage of low programming voltage SONOS memory devices / Solid State Electronics 33 (1) : 105 ~
Ho-Myoung An / 2004 / An investigation of Locally Trapped Charge Distribution using the Charge Pumping Method in the Two-bit SONOS Cell / Transactions on Electrical and Elect
M. H. White / 2000 / On the go with SONOS / IEEE Circuits Devices Mag. 16 : 22 ~
M. K. Kim / 2004 / Ultra-short SONOS memories / IEEE tran. on nano technology 3 (4) : 417 ~
F. R. Libsch / 1990 / Charge transport and storage of low programming voltage SONOS memory devices / Solid State Electronics 33 (1) : 105 ~
Ho-Myoung An / 2004 / An investigation of Locally Trapped Charge Distribution using the Charge Pumping Method in the Two-bit SONOS Cell / Transactions on Electrical and Elect
M. H. White / 2000 / On the go with SONOS / IEEE Circuits Devices Mag. 16 : 22 ~
M. K. Kim / 2004 / Ultra-short SONOS memories / IEEE tran. on nano technology 3 (4) : 417 ~
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
고집적화된 1TC SONOS 플래시 메모리에 관한 연구
전기전자재료학회논문지
2003 .01
-
수직형 4-비트 SONOS를 이용한 고집적화된 3차원 NOR 플래시 메모리
전자공학회논문지-SD
2010 .02
-
저전압 플래시메모리를 위한 SONOS 비휘발성 반도체기억소자에 관한 연구
한국정보통신학회논문지
2003 .04
-
다결정 실리콘 박막 트랜지스터를 이용한 0.5 μm 급 SONOS 플래시 메모리 소자의 개발 및 최적화
전자공학회논문지
2012 .10
-
NAND 전하트랩 플래시메모리를 위한 p채널 SONOS 트랜지스터의 특성
전기전자재료학회논문지
2009 .01
-
Progress of High-k Dielectrics Applicable to SONOS-Type Nonvolatile Semiconductor Memories
Transactions on Electrical and Electronic Materials
2010 .01
-
아치형의 채널을 갖는 SONOS 플래시 메모리 소자 및 어레이
대한전자공학회 학술대회
2010 .06
-
아치형의 채널을 갖는 SONOS 플래시 메모리 소자 및 어레이
대한전자공학회 학술대회
2010 .06
-
수직 채널을 갖는 4-비트 SONOS 노어 플래시 메모리
대한전자공학회 학술대회
2007 .11
-
Two-bit/cell SONOS flash memory device utilizing a modified saddle structure
대한전자공학회 학술대회
2008 .06
-
Two-bit/cell SONOS flash memory device utilizing a modified saddle structure
대한전자공학회 학술대회
2008 .06
-
A novel multi-level program method for 4-bit per cell operation in SONOS memory
ICEIC : International Conference on Electronics, Informations and Communications
2010 .06
-
Nanoscale NAND SONOS memory devices including a Seperated double-gate FinFET structure
신뢰성응용연구
2010 .03
-
SONOS 플래시 메모리 소자의 구조와 크기에 따른 특성연구
전기전자재료학회논문지
2010 .01
-
TCAD 시뮬레이션을 이용한 Fin형 SONOS Flash Memory의 모서리 효과에 관한 연구
전기전자재료학회논문지
2012 .01
-
CSL-NOR형 SONOS 플래시 메모리의 멀티비트 적용에 관한 연구
전기전자재료학회논문지
2005 .01
-
Charge Spreading Effect of Stored Charge on Retention Characteristics in SONOS NAND Flash Memory Devices
Transactions on Electrical and Electronic Materials
2015 .01
-
플래시 및 바이트 소거형 EEPROM을 위한 고집적 저전압 Scaled SONOS 비휘발성 기억소자
전기전자재료학회논문지
2002 .01
-
Benefits of Arch Structure in Non-volatile Charge Trap Flash Memory
대한전자공학회 학술대회
2007 .07
-
Benefits of Arch Structure in Non-volatile Charge Trap Flash Memory
대한전자공학회 학술대회
2007 .07
이 논문의 저자 정보
최근 본 자료
댓글(0)
0