지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2018.1
- 수록면
- 81 - 87 (7page)
이용수
초록· 키워드
오류제보하기
데이터 전송 속도가 고속화되면서, 송신부는 클록과 데이터를 함께 전송하고, 수신부의 CDR(Clock Data Recovery)은 클록을 복원하고 클록의 위상을 정렬하는 기능을 담당한다. 일부의 통신 방식은 수신부에서 송신부로 데이터를 전송하는 단방향 채널 또는 송신부와 수신부간 양방향 채널을 포함하기도 한다. 그러나, 양방향 채널은 단방향 채널에 비해 저속으로 데이터를 전송하며, 별도로 송신 클록을 생성하기 위한 부가적인 회로가 필요하다. 본 논문에서는 수신부에서 복원된 클록을 이용하여 전송한 데이터를 송신부에서 복원하기 위해 CDR 회로가 필요하지 않는 새로운 양방향 통신 방법을 제안하였으며, 결과적으로 송신부에서 부가적인 회로 면적과 소비전력의 증가 없이 단방향 채널을 양방향 채널로 활용하는 것이 가능하게 되었다.
목차
등록된 정보가 없습니다.
참고문헌 (5)
참고문헌 신청
Tetsuya Iizuka / 2013 / A true 4-cycle lock reference-less all-digital burst-mode CDR utilizing coarse-fine phase generator with embedded TDC / 2013 IEEE CICC
G. Balamurugan / 2008 / A scalable 5-15Gbps, 14-75mW lowpower I/O transceiver in 65nm CMOS / IEEE J. Solid-State Circuits 43(4):1010~1019
J. F. Buckwalter / 2006 / Analysis and equalization of datad ependent jitter / IEEE J. Solid-State Circuits 41(3):607~620
K. -L. J. Wong / 2004 / A 27-mW 3. 6-Gb/s I/O transceiver / IEEE J. Solid-State Circuits 39(4):602~612
H. Jeon / 2009 / A clock embedded differential signaling (CEDSTM) for the next generation TFT-LCD applications / SID Symp. Digest :975~978
G. Balamurugan / 2008 / A scalable 5-15Gbps, 14-75mW lowpower I/O transceiver in 65nm CMOS / IEEE J. Solid-State Circuits 43(4):1010~1019
J. F. Buckwalter / 2006 / Analysis and equalization of datad ependent jitter / IEEE J. Solid-State Circuits 41(3):607~620
K. -L. J. Wong / 2004 / A 27-mW 3. 6-Gb/s I/O transceiver / IEEE J. Solid-State Circuits 39(4):602~612
H. Jeon / 2009 / A clock embedded differential signaling (CEDSTM) for the next generation TFT-LCD applications / SID Symp. Digest :975~978
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
생체 의학 정보 수집이 가능한 실리콘 비드용 가변적인 속도 클록 데이터 복원 회로 설계
한국산업정보학회논문지
2015 .08
-
고속 데이터 통신을 위한 주 채널의 유휴시간을 활용한 보조데이터 통신 방법
한국소프트웨어감정평가학회논문지
2018 .01
-
Sensor Utility Network를 위한 저전력 Burst 클록-데이터 복원 회로를 포함한 클록 시스템
전기전자학회논문지
2019 .09
-
이중 모드의 기준 클록을 사용하지 않는 클록 데이터 복원 회로 알고리즘
전자공학회논문지
2016 .05
-
Sensor Utility Network를 위한 저전력 burst 클록-데이터 복원 회로를 포함한 클록 시스템
한국통신학회 학술대회논문집
2019 .06
-
입력 지터에 강한 순수 디지털 클럭 데이터 복원 및 복호 회로
전자공학회논문지
2017 .12
-
기준 클락 없이 동작하는 순수 디지털 클럭 및 데이터 복원 회로 설계
대한전자공학회 학술대회
2023 .06
-
CDR을 사용한 FPGA 기반 분산 임베디드 시스템의 클록 동기화 구현
대한임베디드공학회논문지
2017 .08
-
시간-디지털 변환기를 이용한 모바일 1T 메모리용 자가-리프레쉬 클록 생성회로 구현
한국정보기술학회논문지
2017 .12
-
연쇄적 클록 비교를 통한광대역 다중위상 클록 생성기 연구
대한전자공학회 학술대회
2024 .11
-
2.496Gb/s MIPI M-PHY를 위한 기준 클록이 없는 이중 루프 클록 데이터 복원 회로
한국정보통신학회논문지
2017 .05
-
안전한 MCU 클럭 보호를 위한 온칩 클럭 검사기 기반 자동화된 글리치 프리 백업 클럭 변환 기법
대한전자공학회 학술대회
2015 .06
-
32-Gbps PAM-4 Clock and Data Recovery에서 Middle Transition Elimination의 유무에 따른 Jitter 비교
대한전자공학회 학술대회
2024 .06
-
스파인 구조를 갖는 클락 분배 네트워크의 특성 분석
대한전자공학회 학술대회
2015 .11
-
5G/6G 통신 채널 특성 및 채널 모델 분석
한국통신학회 학술대회논문집
2020 .02
-
Mesochronous Clock Based Synchronizer Design for NoC
한국전자통신학회 논문지
2015 .01
-
10Gbps 클록 데이터 복원기를 위한 카운터 기반 락 검출기 구현
대한전자공학회 학술대회
2017 .06
-
롤링셔터기법을 이용한 Multi-to-One 가시광통신 기반 IoT 시스템
전자공학회논문지
2018 .06
-
시작신호 및 멈춤신호와 동기화된 클록을 사용하는 시간-디지털 변환기
한국정보통신학회논문지
2017 .05
-
전기화학 임피던스 분광법을 위한 멀티 클록 주파수 디지털-아날로그 변환기
대한전자공학회 학술대회
2024 .06
이 논문의 저자 정보
최근 본 자료
댓글(0)
0