지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
본 논문에서는 높은 홀딩 전압을 갖는 사이리스터(SCR; Silicon Controlled Rectifier)구조에 기반 한 새로운 구조의 ESD(Electro-Static Discharge) 보호 소자를 제안하였다. 홀딩전압은 애노드단을 감싸고 있는 n-well에 p+ 캐소드를 확장시키고, 캐소드단을 n-well로 추가함으로써 홀딩전압을 증가시킬 수 있다. 제안된 소자는 높은 홀딩전압 특성으로 높은 래치업 면역성을 갖는다. 본 연구에서 제안된 소자의 전기적 특성, 온도특성, ESD 감내특성을 확인하기 위하여 TCAD 시뮬레이션 툴을 이용하여 시뮬레이션을 수행하였다. 시뮬레이션 결과 제안된 소자는 10.5V의 트리거 전압과 3.6V의 홀딩전압을 갖는다. 그리고 추가적인 n-well과 확장된 p+의 사이즈 변화로 4V이상의 홀딩전압을 갖는 것을 확인하였다.
목차
등록된 정보가 없습니다.
참고문헌 (10)
참고문헌 신청
1. [단행본] - Wang AZH / 2002 / On-chip ESD protection for integrated circuit. An IC design perspective / Kluwer Academic Publisher
2. [단행본] - O.Semenov / 2008 / ESD Protection Device and Circuit Design for Advanced CMOS Technologies / Springer
3. [학술지(정기간행물)] - V. Vashchenko / 2004 / High holding voltage cascoded LVTSCR structures for 5.5-V tolerant ESD protection clamps / IEEE Trans. on Devices. and Materials Reliability 4 : 273 ~ 280
4. [학술대회논문] - C. Russ / 2001 / GGSCR: GGNMOS triggered silicon controlled rectifiers for ESD protection in deep submicron CMOS processes / Proc. EOS/ESD Symp. : 22 ~ 31
5. [학술지(정기간행물)] - J. Salcedo / 2006 / A novel dual-polarity device with symmetrical/asymmetrical S-type I-V characteristics for ESD protection design / IEEE Electron Device Lett. 27 : 65 ~ 67
2. [단행본] - O.Semenov / 2008 / ESD Protection Device and Circuit Design for Advanced CMOS Technologies / Springer
3. [학술지(정기간행물)] - V. Vashchenko / 2004 / High holding voltage cascoded LVTSCR structures for 5.5-V tolerant ESD protection clamps / IEEE Trans. on Devices. and Materials Reliability 4 : 273 ~ 280
4. [학술대회논문] - C. Russ / 2001 / GGSCR: GGNMOS triggered silicon controlled rectifiers for ESD protection in deep submicron CMOS processes / Proc. EOS/ESD Symp. : 22 ~ 31
5. [학술지(정기간행물)] - J. Salcedo / 2006 / A novel dual-polarity device with symmetrical/asymmetrical S-type I-V characteristics for ESD protection design / IEEE Electron Device Lett. 27 : 65 ~ 67
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
파워 클램프용 높은 홀딩전압을 갖는 사이리스터 기반 새로운 구조의 ESD 보호회로
전기전자학회논문지
2013 .06
-
파워 클램프용 래치-업 면역 특성을 갖는 SCR 기반 ESD 보호회로
전기전자학회논문지
2014 .03
-
높은 홀딩 전압을 갖는 SCR 기반 새로운 구조의 ESD 보호 소자
대한전자공학회 학술대회
2008 .11
-
SCR 기반 양방향성 ESD보호회로의 설계 변수 변화에 따른 전기적 특성의 관한 연구
전기전자학회논문지
2015 .06
-
높은 홀딩 전압을 갖는 SCR 기반 ESD 보호 회로
대한전자공학회 학술대회
2013 .07
-
높은 홀딩 전압을 갖는 세그먼트 레이아웃 기법을 이용한 SCR 기반 ESD 보호회로에 관한 연구
전기전자학회논문지
2017 .03
-
낮은 트리거 전압과 높은 홀딩 전압을 갖는 새로운 구조의 ESD 보호회로에 관한 연구
대한전자공학회 학술대회
2009 .11
-
Stack-SCR 기반 높은 홀딩 전압을 갖는 새로운 구조의 ESD 보호 회로
대한전자공학회 학술대회
2013 .11
-
Stack기술을 적용한 높은 홀딩 전압을 지니는 SCR기반의 ESD보호회로에 관한 연구
대한전자공학회 학술대회
2015 .11
-
Parallel PNP 및 N+ drift가 삽입된 높은 홀딩전압특성을 갖는 ESD보호회로에 관한 연구
전기전자학회논문지
2020 .09
-
높은 홀딩 전압과 향상된 감내 특성을 갖는 양방향 ESD 보호 소자에 관한 연구
대한전자공학회 학술대회
2020 .08
-
Stack 기술을 이용한 향상된 감내 특성을 갖는 SCR 기반 ESD 보호 소자에 관한 연구
전기전자학회논문지
2019 .09
-
양 방향성과 높은 홀딩전압을 갖는 사이리스터 기반 Whole-Chip ESD 보호회로
전기전자학회논문지
2013 .09
-
Stack 기술을 이용한 높은 홀딩 전압을 갖는 SCR 기반 양방향성 ESD 보호 회로에 관한 연구
대한전자공학회 학술대회
2016 .06
-
Series Connected-NPN 및 N-Stack기술 적용을 통하여 높은 홀딩전압특성을 갖는 새로운 구조의 SCR에 관한 연구
전기전자학회논문지
2019 .03
-
향상된 감내특성을 갖는 PMOS 삽입형 고전압용 ESD 보호회로에 관한 연구
전기전자학회논문지
2017 .09
-
래치-업 면역과 높은 감내 특성을 가지는 LIGBT 기반 ESD 보호회로에 대한 연구
전기전자재료학회논문지
2014 .01
-
High Holding Voltage 특성을 갖는 고전압용 SCR 기반 ESD 보호회로에 관한 연구
대한전자공학회 학술대회
2016 .11
-
New Thyristor Based ESD Protection Devices with High Holding Voltages for On-Chip ESD Protection Circuits
한국정보전자통신기술학회 논문지
2019 .04
-
높은 홀딩 전압을 지니는 GGNMOS기반 ESD 보호회로에 관한 연구
대한전자공학회 학술대회
2015 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2017-056-001394935