메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
이동진 (동국대학교) 황상훈 (동국대학교) 송민규 (동국대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2007년도 SOC 학술대회
발행연도
2007.5
수록면
280 - 283 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는, 1.8V 8-bit 500MSPS CMOS A/D 변환기를 제안한다. 8-bit 해상도, 고속의 샘플링과 입력 주파수, 그리고 저 전력을 구현하기 위하여 Cascaded-Folding Cascaded-Interpolation type으로 설계되었다. 또한 본 논문에서는 A/D 변환기의 전체 성능을 향상 시키기 위해서 source degeneration 기법을 이용한 Self-linearized pre-amplifier 와 새로운 Folder averaging 기법을 사용하였다. 본 논문에서는 1.8V의 공급전압을 가지는 0.18㎛ 1-poly 4-metal N-well CMOS 공정을 사용하였고, 소비전력은 200mW였으며, 유효 칩 면적은 0.79㎟ 이다. 실제 제작된 칩은 측정결과 DNL과 INL은 각각 ±0.6/±0.6LSB 로 나타났고 SNDR은 47.05dB 로 측정 되었다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 실험
Ⅳ. 결론
감사의 글
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2013-569-000994402