메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
저널정보
대한전자공학회 전자공학회논문지-SD 電子工學會論文誌 SD編 第45卷 第11號
발행연도
2008.11
수록면
13 - 20 (8page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
본 논문에서는 1.8V 12-bit 10MSPS CMOS A/D 변환기 (ADC) 를 제안한다. 제안하는 ADC 는 12-bit 의 고해상도를 구현하기 위해 even folding 기법을 이용한 folding/interpolation 구조로 설계하였다. ADC 의 전체 구조는 2단으로 구성된 folding/interpolation 구조로써, 각각의 folding rate (FR) 은 8을 적용하였고, interpolation rate (IR) 은 1<SUP>st</SUP> stage 에서 8, 2<SUP>nd</SUP> stage 에서 16을 적용하여 설계함으로써 고해상도를 만족시키기 위한 최적의 구조를 제안하였다. 또한 SNR 을 향상시키기 위하여 folding/interpolation 구조 자체를 cascaded 형태로 설계하였으며, distributed track and hold 를 사용하였다. 제안하는 ADC 는 0.18㎛ 1-poly 4-metal n-well CMOS 공정을 사용하여 제작되었다. 시제품 ADC 는 측정결과 10MSPS 의 변환속도에서 약 46㏈의 SNDR 성능특성을 보이며, 유효 칩 면적은 2000㎛×1100㎛ 의 면적을 갖는다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 제안하는 ADC 의 설계
Ⅲ. FULL chip 회로도 및 모의실험 결과
Ⅳ. 레이아웃 및 측정결과
Ⅴ. 결론
참고문헌
저자소개

참고문헌 (10)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0