메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
이준석 (동국대학교) 이두복 (동국대학교) 문준호 (동국대학교) 송민규 (동국대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2008년도 SOC 학술대회
발행연도
2008.5
수록면
283 - 286 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 offset calibration 기법을 적용한 3.3V 8-bit 1GS/s Folding-Interpolation (F/I) A/D 변환기를 제안한다. 제안하는 A/D 변환기의 구조는 FR (folding rate) 16, NFB (number of folding block) 2, IR (interpolation rate) 8의 factor 로 설계되었으며, 높은 FR 을 만족하기 위해서 double cascaded folding-interpolation 구조로 설계하였다. 또한 cascaded interpolation 은 resistive interpolation 기법과 current interpolation 기법을 순차적으로 구성하여 높은 IR 에 의한 왜곡현상을 최소화 하였다. 특히 고속의 샘플링 및 공정상의 오차에서 발생할 수 있는 A/D 변환기의 성능 저하를 보정하기 위해서 offset calibration 기법을 적용하였다. 제안한 A/D 변환기는 0.13㎛ 1-poly 6-metal n-well CMOS 공정을 사용하여 설계되었으며, 유효 칩 면적은 790㎛ x 1001㎛ 이고, 3.3V 전압에서 310㎽ 의 전력소모를 나타내었다. Offset 오차를 가정한 모의실험결과, 입력 주파수 9㎒, 샘플링 주파수 1㎓ 의 조건에서 SNDR 은 45.48㏈ 의 특성을 보이지만, calibration 회로를 구동 후 47.75㏈ 로 향상됨을 확인하였다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 제안하는 A/D 변환기의 모의실험
Ⅳ. 결론
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2012-569-004206183