메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
저널정보
대한전자공학회 대한전자공학회 학술대회 대한전자공학회 2009년 SoC학술대회
발행연도
2009.5
수록면
20 - 23 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 MB-OFDM 시스템을 위한 8-bit 1GS/s folding/interpolation (F/I) A/D 변환기(ADC) 를 제안한다. 제안하는 ADC 의 구조는 FR(folding rate) 8, NFB(number of folding block) 4, IR(interpolation rate) 8 의 factor 로 설계되었으며, 높은 FR 을 만족하기 위해서 cascaded folding 구조를 채택하였다. 또한 two-stage type 으로 2nd preamplifier를 설계하여 높은 전압이득 과 넓은 주파수 특성을 얻었다. 특히 MB-OFDM 시스템에서 요구되는 사양에 따라 8-bit 출력을 4주기 동안 저장한 후 각각 36-bit 의 출력을 내보내는 code converter 회로를 삽입하여 시스템에 적용될 수 있게 설계하였다. 제안하는 ADC 는 삼성 0.18㎛ 1-poly 4-metal CMOS 공정을 사용하여 설계되었으며, 유효 칩 면적은 1250㎛×1780㎛ (2.2㎟/ch) 이다. 1㎓ 의 동작 속도에서 350㎽/ch 의 전력소모를 나타내었으며, nyquist 입력주파수에서 SNDR 은 44.54㏈ (ENOB 7.11bit) 의 결과를 확인하였다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 레이아웃 및 모의실험 결과
Ⅳ. 결론
감사의 글
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-018602383