지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전기학회 Journal of Electrical Engineering and information Science Journal of Electical Engineering and information Science Vol.5 No.3
- 발행연도
- 2000.6
- 수록면
- 158 - 164 (7page)
이용수
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
Abstract
Ⅰ. Introduction
Ⅱ. Glitch Model
Ⅲ. Glitch Reduction Algorithm
Ⅳ. Experimental Results
Ⅴ. Conclusions
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
단일화된 게이트 프리징, 사이징 및 버퍼삽입에 의한 저 전력 최적화 알고리즘
대한전자공학회 학술대회
2004 .06
-
글리치 전력소모감소를 위한 게이트 사이징과 버퍼삽입 혼합기법
정보과학회논문지 : 시스템 및 이론
2001 .08
-
Novel Glitch Reduction Techniques for Ultra-Low Power Digital Design
대한전자공학회 ISOCC
2013 .11
-
Stochastic Glitch Elimination considering Path Correlation
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
A Simulation of Glitch Detection Using Wavelet Transform Technique
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
저전력 설계를 위한 경로 상관관계를 고려한 확률적 글리치 예측 및 제거 방법
대한전자공학회 학술대회
2007 .07
-
Statistical Optimization using Stochastic Glitch Estimation and Path Balancing
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
저전력 설계를 위한 경로 상관관계를 고려한 확률적 글리치 예측 및 제거 방법
대한전자공학회 학술대회
2007 .07
-
Accurate Logic-Level Power Simulation Using Glitch Filtering and Estimation
대한전자공학회 기타 간행물
1996 .01
-
Reducing Glitching Power Consumption of the GCD Circuit
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1997 .01
-
Transistor Sizing Considering Slew Information to Reduce Glitch Power in CMOS Digital Circuit Design
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2002 .07
-
Efficient Glitch-Generation Estimation in Logic Systems
ICVC : International Conference on VLSI and CAD
1997 .01
-
Simultaneous Transistor Sizing and Buffer Insertion for Low Power Optimization
Journal of Electrical Engineering and information Science
1997 .12
-
Evaluating the Number of Glitches Using VHDL Simulator
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1998 .01
-
글리치를 고려한 매핑가능 클러스터 생성 방법을 이용한 저전력 알고리즘
디지털산업정보학회논문지
2016 .01
-
저전력 설계를 위한 경로 상관관계를 고려한 확률적 글리치 예측 및 제거 방법
대한전자공학회 학술대회
2007 .05
-
A Low glitch 10-b CMOS DAC
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
저전력 CMOS 디지털 회로 설계에서 경로 균등화에 의한 글리치 감소 기법
정보과학회논문지(A)
1999 .10
-
Improvement of Delay and Noise Characteristics by Buffer Insertion
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2003 .07
-
Low Power ACSU Architecture with Glitch Reduction
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2004 .07
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-560-018975226