Efficient Glitch-Generation Estimation in Logic Systems

Min Su Kim ,  Yong Whan Noh ,  Jung Yun Choi 외 1명

ICVC : International Conference on VLSI and CAD

1997 .01

A Simulation of Glitch Detection Using Wavelet Transform Technique

N. Suwannata ,  A. Si ,  ita 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2007 .07

Statistical Optimization using Stochastic Glitch Estimation and Path Balancing

Hosun Shin ,  Hyungwoo Lee ,  Naeun Zang 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2007 .07

Novel Glitch Reduction Techniques for Ultra-Low Power Digital Design

Weidong Sun ,  Ken Choi

대한전자공학회 ISOCC

2013 .11

저전력 설계를 위한 경로 상관관계를 고려한 확률적 글리치 예측 및 제거 방법

김유세 ,  장나은 ,  김주호

대한전자공학회 학술대회

2007 .07

Stochastic Glitch Elimination considering Path Correlation

Youse Kim ,  Naeun Zang ,  Juho Kim

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2007 .07

저전력 설계를 위한 경로 상관관계를 고려한 확률적 글리치 예측 및 제거 방법

김유세 ,  장나은 ,  김주호

대한전자공학회 학술대회

2007 .07

Evaluating the Number of Glitches Using VHDL Simulator

Tadashi Seko ,  Atsushi Nakamu ,  a 외 2명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1998 .01

Reducing Glitching Power Consumption of the GCD Circuit

Tadashi Seko ,  Masahi ,  o Yoshioka 외 2명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1997 .01

Logic Simulation

권태욱

대한전자공학회 단기강좌

1983 .01

A Low glitch 10-b CMOS DAC

Young-Ki Pa ,  k ,  Do Danh Cuong 외 2명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2007 .07

Gate Sizing and Buffer Insertion Algorithm to Reduce Glitch Power Dissipation

Sungjae Kim ,  Juho Kim ,  Sunyoung Hwang

Journal of Electrical Engineering and information Science

2000 .06

Low Power ACSU Architecture with Glitch Reduction

Youn Sung Lee ,  Dong Sun Kim ,  Ki Won Kwon 외 3명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2004 .07

저전력 설계를 위한 경로 상관관계를 고려한 확률적 글리치 예측 및 제거 방법

김유세 ,  김주호

대한전자공학회 학술대회

2007 .05

Glitch Free Nand Delay Line Oscillator 설계

오종현 ,  정덕균

대한전자공학회 학술대회

2017 .06

글리치를 고려한 매핑가능 클러스터 생성 방법을 이용한 저전력 알고리즘

김재진

디지털산업정보학회논문지

2016 .01

고속 시리얼 링크에 적합한 glitch-free digitally controlled delay lines

추민성 ,  정덕균

대한전자공학회 학술대회

2013 .11

Transistor Sizing Considering Slew Information to Reduce Glitch Power in CMOS Digital Circuit Design

Hyungwoo Lee ,  Juho Kim

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2002 .07

통계적 최적화를 위한 확률적 글리치 예측 및 경로 균등화 방법

신호순 ,  김주호 ,  이형우

전자공학회논문지-SD

2006 .08

CPLD 구조를 고려한 게이트 레벨 글리치 제거 방법

김재진

한국컴퓨터정보학회 학술발표논문집

2017 .01