지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications ITC-CSCC : 2007
- 발행연도
- 2007.7
- 수록면
- 148 - 149 (2page)
이용수
초록· 키워드
오류제보하기
A new current-cell is applied in DAC to minimize feedthrough and achieve low glitch. Two dummy transistors with the same size as switching transistors are developed to neutralize the feedthrough charges. Cascoded current source is employed to reduce a voltage fluctuation. In order to re ... 전체 초록 보기
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Novel Glitch Reduction Techniques for Ultra-Low Power Digital Design
대한전자공학회 ISOCC
2013 .11
-
A Simulation of Glitch Detection Using Wavelet Transform Technique
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
Stochastic Glitch Elimination considering Path Correlation
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
저전력 설계를 위한 경로 상관관계를 고려한 확률적 글리치 예측 및 제거 방법
대한전자공학회 학술대회
2007 .07
-
Statistical Optimization using Stochastic Glitch Estimation and Path Balancing
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
저전력 설계를 위한 경로 상관관계를 고려한 확률적 글리치 예측 및 제거 방법
대한전자공학회 학술대회
2007 .07
-
고속 통신 시스템 응용을 위한 3 V 12b 100 MS/s CMOS D/A 변환기
전자공학회논문지-SD
2003 .09
-
Transistor Sizing Considering Slew Information to Reduce Glitch Power in CMOS Digital Circuit Design
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2002 .07
-
고속 샘플링 8bit 100㎒ DAC 설계
전자공학회논문지-IE
2006 .09
-
Efficient Glitch-Generation Estimation in Logic Systems
ICVC : International Conference on VLSI and CAD
1997 .01
-
Evaluating the Number of Glitches Using VHDL Simulator
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1998 .01
-
Accurate Logic-Level Power Simulation Using Glitch Filtering and Estimation
대한전자공학회 기타 간행물
1996 .01
-
DS-CDMA UWB를 위한 6Bit 2.704Gs/s DAC
대한전자공학회 학술대회
2006 .06
-
Reducing Glitching Power Consumption of the GCD Circuit
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1997 .01
-
WLAN용 10bit 210MHz CMOS D/A 변환기 설계
전자공학회논문지-TC
2005 .11
-
Low Power ACSU Architecture with Glitch Reduction
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2004 .07
-
고속 시리얼 링크에 적합한 glitch-free digitally controlled delay lines
대한전자공학회 학술대회
2013 .11
-
Gate Sizing and Buffer Insertion Algorithm to Reduce Glitch Power Dissipation
Journal of Electrical Engineering and information Science
2000 .06
-
A 10-bit Current-steering DAC in 0.35-μm CMOS Process
Transactions on Electrical and Electronic Materials
2009 .01
-
Glitch Free Nand Delay Line Oscillator 설계
대한전자공학회 학술대회
2017 .06
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004334566