지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
Abstract
Ⅰ. 서론
Ⅱ. 게이트 프리징, 게이트 사이징과 버퍼삽입
Ⅲ. 글리치 제거 알고리즘
Ⅳ. 실험결과
Ⅴ. 결론
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
글리치 전력소모감소를 위한 게이트 사이징과 버퍼삽입 혼합기법
정보과학회논문지 : 시스템 및 이론
2001 .08
Gate Sizing and Buffer Insertion Algorithm to Reduce Glitch Power Dissipation
Journal of Electrical Engineering and information Science
2000 .06
저전력 CMOS 디지털 회로 설계에서 경로 균등화에 의한 글리치 감소 기법
정보과학회논문지(A)
1999 .10
지연 제약 하에서 면적의 최적화를 위한 트랜지스터 사이징과 버퍼 삽입 알고리즘
정보과학회논문지 : 시스템 및 이론
2000 .07
게이트 단계에서의 소모전력 예측 ( Gate-Level Power Estimation )
한국통신학회논문지
2001 .10
통계적 최적화를 위한 확률적 글리치 예측 및 경로 균등화 방법
전자공학회논문지-SD
2006 .08
경로 상관관계와 게이트 사이징을 통한 지연시간 최적화
대한전자공학회 학술대회
2007 .05
저전력 설계를 위한 경로 상관관계를 고려한 확률적 글리치 예측 및 제거 방법
대한전자공학회 학술대회
2007 .05
상시불통형 p-GaN 게이트 전력반도체소자의 게이트층 계조화를 통한 전계 완화
대한전자공학회 학술대회
2020 .08
버퍼삽입 인터페이스 방식에 의한 지역 컴퓨터 네트워크 설계 ( Design of a Local Area Computer Network by the Buffer Insertion Interface )
한국통신학회 학술대회논문집
1984 .01
버퍼삽입 인터페이스 방식에 의한 지역컴퓨터 네트워크 설계
한국통신학회 학술대회논문집
1984 .11
저전력 설계를 위한 경로 상관관계를 고려한 확률적 글리치 예측 및 제거 방법
대한전자공학회 학술대회
2007 .07
Stochastic Glitch Elimination considering Path Correlation
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
Novel Glitch Reduction Techniques for Ultra-Low Power Digital Design
대한전자공학회 ISOCC
2013 .11
게이트 사이징 과 감작 경로를 이용한 클럭 주기 최적화 기법 ( Clock Period Optimization by Gate Sizing and Path Sensitization )
전자공학회논문지-C
1998 .01
라이브러리 설계와 게이트 사이징을 이용한 이중 모드 회로의 타이밍 최적화
대한전자공학회 학술대회
2015 .11
저전력 설계를 위한 경로 상관관계를 고려한 확률적 글리치 예측 및 제거 방법
대한전자공학회 학술대회
2007 .07
게이트 사이징과 감각 경로 검색에 의한 CMOS 디지털회로의 저전력 설계 기법
정보과학회논문지(A)
1998 .07
Statistical Optimization using Stochastic Glitch Estimation and Path Balancing
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
0