지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2008.3
- 수록면
- 60 - 68 (9page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 10비트 해상도를 가지면서 0.5V부터 1.2V까지의 전원 전압에서 10MS/s 이상 100MS/s 까지 재구성이 가능한 저전력 2단 파이프라인 ADC를 제안한다. 제안하는 ADC는 0.5V의 전원 전압 조건에서도 10비트 해상도를 얻기 위해 입력단 SHA 회로에는 낮은 문턱 전압을 가지는 소자를 사용한 게이트-부트스트래핑 기법 기반의 샘플링 스위치를 사용하였으며, SHA 회로와 MDAC 회로에 사용된 증폭기에도 넓은 대역폭을 얻기 위해 입력단에는 낮은 문턱 전압을 가지는 소자를 사용하였다. 또한 온-칩으로 집적된 조정 가능한 기준 전류 발생기는 10비트의 해상도를 가지고, 넓은 영역의 전원 전압에서 동작할 수 있도록 증폭기의 정적 및 동적 성능을 최적화시킨다. MDAC 회로에는 커패시터 열의 소자 부정합에 의한 영향을 최소화하기 위해서 인접신호에 덜 민감한 전 방향 대칭 구조의 레이아웃 기법을 제안하였다. 한편, flash ADC 회로 블록에는 비교기에서 소모되는 전력을 최소화하기 위해 스위치 기반의 바이어스 전력 최소화 기법을 적용하였다. 시제품 ADC는 0.13um CMOS 공정으로 제작되었으며, 측정된 최대 DNL 및 INL은 각각 0.35LSB 및 0.49LSB 수준을 보인다. 또한, 0.8V의 전원 전압, 60MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 56.0㏈, 69.6㏈이고, 19.2㎽의 전력을 소모하며, ADC의 칩 면적은 0.98㎟이다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 제안하는 ADC 전체 구조
Ⅲ. 제안하는 주요 회로 설계 기법
Ⅳ. 시제품 ADC 제작 및 성능 측정
Ⅴ. 결론
참고문헌
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
높은 정확도를 가진 집적 커패시터 기반의 10비트 250MS/s 1.8㎟ 85㎽ 0.13um CMOS A/D 변환기
전자공학회논문지-SD
2006 .11
-
고화질 영상 시스템 응용을 위한 12비트 130MS/s 108㎽ 1.8㎟ 0.18um CMOS A/D 변환기
전자공학회논문지-SD
2008 .03
-
저전력 멀티미디어 응용을 위한 10b 100 MSample/s 1.4 ㎟ 56 ㎽ 0.18 um CMOS A/D 변환기
전자공학회논문지-SD
2005 .12
-
IF 대역 신호처리 시스템 응용을 위한 13비트 100MS/s 0.70㎟ 45㎚ CMOS ADC
전자공학회논문지
2016 .03
-
Software Defined Radio 시스템을 위한 14비트 150MS/s 140㎽ 2.0㎟ 0.13㎛ CMOS A/D 변환기
전자공학회논문지-SD
2008 .04
-
HDTV 응용을 위한 10비트 200MS/s 75.6㎽ 0.76㎟ 65㎚ CMOS 파이프라인 A/D 변환기
전자공학회논문지-SD
2009 .03
-
DMB 응용을 위한 10b 25MS/s 0.8㎟ 4.8㎽ 0.13um CMOS A/D 변환기
전자공학회논문지-SD
2006 .11
-
마이크로 전자 기계 시스템 응용을 위한 12비트 200㎑ 0.52㎃ 0.47㎟ 알고리즈믹 A/D 변환기
전자공학회논문지-SD
2006 .11
-
14b 100MS/s 3.4㎟ 145mW 0.18um CMOS 파이프라인 A/D 변환기
전자공학회논문지-SD
2006 .05
-
3G 통신 시스템 응용을 위한 0.31pJ/conv-step의 13비트 100MS/s 0.13㎛ CMOS A/D 변환기
전자공학회논문지-SD
2009 .03
-
다양한 회로 공유기법을 사용하는 10비트 100MS/s 27.2㎽ 0.8㎟ 0.18㎛ CMOS Pipeline ADC
전자공학회논문지-SD
2009 .04
-
45nm CMOS 공정기술에 최적화된 저전압용 이득-부스팅 증폭기 기반의 1.1V 12b 100MS/s 0.43mm² ADC
전자공학회논문지
2013 .07
-
스위치-RC 기법을 이용한 1V 10비트 30MS/s CMOS ADC
전자공학회논문지-SD
2009 .08
-
디지털 코드 오차 보정 기법을 사용한 15비트 50MS/s CMOS 파이프라인 A/D 변환기
전자공학회논문지-SD
2008 .05
-
기준 전압 스케일링을 이용한 12비트 10MS/s CMOS 파이프라인 ADC
전자공학회논문지-SD
2009 .11
-
유비쿼터스 환경에서의 센서 인터페이스를 위한 12비트 1kS/s 65uA 0.35um CMOS 알고리즈믹 A/D 변환기
전자공학회논문지-SD
2008 .03
-
높은 정확도의 3차원 대칭 커패시터를 가진 보정기법을 사용하지 않는 14비트 70MS/s 0.13㎛ CMOS 파이프라인 A/D 변환기
전자공학회논문지-SD
2006 .12
-
초광대역 통신시스템 응용을 위한 이중채널 6b 1GS/s 0.18㎛ CMOS ADC
전자공학회논문지-SD
2006 .12
-
CIS 응용을 위해 제한된 폭을 가지는 10비트 50MS/s 저 전력 0.13㎛ CMOS ADC
전자공학회논문지-SD
2011 .05
-
저전력 모바일 응용을 위한 12비트 100MS/s 1V 24㎽ 0.13㎛ CMOS A/D 변환기
전자공학회논문지-SD
2010 .08
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-016461411