메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
저널정보
한국정보기술학회 Proceedings of KIIT Conference 2003년도 하계 종합 학술발표회 논문집
발행연도
2003.8
수록면
55 - 59 (5page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
지속적으로 정보화 사회로 변해가는 과정속에서 셀로러 폰, 휴대전용 단말기, 노트북 등과 같은 휴대단말 시스템에서의 데이터 I/O 동작과 사용자 인터페이스 외에도 음성, 오디오, 비디오의 압축/복원 등과 같은 멀티미디어 응용들이 요구된다. 멀티미디어 응용에 사용되어지는 RISC(Reduced Instruction Set Computer) 프로세서나 DSP 프로세서는 이와 같은 신호처리 연산을 실시간에 처리하기 위해서는 명령어 처리속도 향상뿐만 아니라 고속의 곱셈기가 필요하며, 내장형으로 사용이 되는 CPU는 대부분이 RISC 구조를 채택하고, 고성능화가 될수록 DSP를 처리할 수 있는 하드웨어가 필수 불가결한데 이러한 DSP 처리기술의 핵심은 곱셈기에 있다. 따라서 본 논문에서는 16 비트 오퍼랜드의 쌍을 Radix-4 Booth 알고리즘을 이용하여 곱셈 연산을 수행하는 곱셈기를 설계하였다. 본 논문에서 설계한 곱셈기 구조는 수정 부스 알고리즘을 이용하여 부분곱을 생성하고, 생성된 부분 곱들은 월러스 트리 덧셈기를 사용하여 캐리의 지연을 최소로 하였으며, 캐리 예측 덧셈기를 사용하여 최종 덧셈을 수행하였다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 곱셈기의 구조
Ⅲ. 곱셈기 설계
Ⅳ. 컴퓨터 시뮬레이션
Ⅴ. 결론
Ⅵ. 참고문헌

참고문헌 (0)

참고문헌 신청
참고문헌이 DBpia에서 서비스 중이라면, [참고문헌 신청]을 통해 등록해보세요

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

부분곱 압축단을 줄인 32×32 비트 곱셈기
홍상민 ,  김병민 ,  정인호 외 1명 전자공학회논문지-SD 2003 .06

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-566-016513666