지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
요약
ABSTRACT
Ⅰ. 서론
Ⅱ. 이중대역 주파수 합성기의 구조
Ⅲ. 스위치드 커패시터 부가회로를 이용한 전압제어 발진기 설계
Ⅳ. 각 블록 회로 설계
Ⅴ. 실험결과 및 검토
Ⅵ. 결론
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
CMOS IF PLL 주파수합성기 설계
전자공학회논문지-SD
2003 .08
MATLAB을 이용한 주파수합성기의 모델링
한국음향학회 학술발표대회
1998 .01
싱글 LC-탱크 전압제어발진기를 갖는 2~6㎓의 광대역 CMOS 주파수 합성기
전자공학회논문지-SD
2009 .09
960㎒ Quadrature LC VCO를 이용한 CMOS PLL 주파수 합성기 설계
전자공학회논문지-SD
2009 .07
주파수 합성기
대한전자공학회 단기강좌
1986 .01
1.8V-3㎓ CMOS 주파수 합성기의 설계
정보 및 제어 논문집
2009 .10
DAB-T 규격을 만족하는 주파수합성기 연구
대한전자공학회 학술대회
2009 .05
2.4㎓ ISM 대역 응용을 위한 저전력 CMOS Fractional-N 주파수합성기 설계
전자공학회논문지-SD
2008 .06
주파수 합성기의 설계 및 성능실험 방법
전자공학회지
1997 .01
주파수 3체배기를 이용한 W 밴드 주파수 합성기 설계
한국전자파학회논문지
2013 .10
PLL 주파수 합성기에서 발생하는 위상잡음의 영향 ( The Effect on Phase Noise from PLL Frequency Synthesizer )
한국전자파학회논문지
2001 .10
새로운 구조의 프로그램어블 주파수 분주기를 사용한 주파수 합성기 설계
한국통신학회논문지
2002 .05
디스플레이 인터페이스에 적용된 6 Gbps급 송신기용 PLL(Phase Locked Loop) 설계
전기전자학회논문지
2013 .03
DTV 응용을 위한 광대역 CMOS 주파수합성기 설계
대한전자공학회 학술대회
2009 .05
주파수 합성기를 위한 PLL 설계 ( A Design of PLL for Frequency Synthesizer )
한국통신학회 학술대회논문집
1998 .01
주파수 합성기를 위한 PLL 설계
한국통신학회 학술대회논문집
1998 .07
이중 PLL 구조 주파수 합성기의 위상 잡음 개선
한국전자파학회논문지
2014 .09
통신용 주파수합성기 개발에 관한 연구
한국통신학회 전기통신학술연구과제
1987 .01
광대역 주입동기식 주파수 분주기 기반 40 GHz CMOS PLL 주파수 합성기 설계
한국전자파학회논문지
2016 .08
저전력 500㎒ CMOS PLL 주파수합성기 설계
대한전기학회 학술대회 논문집
2006 .10
0