본 논문에서는 65 nm RF CMOS 공정을 이용하여 26 ㎓ 위상 고정 루프(PLL)를 설계하고, 주파수 3체배기(tripler)를 이용하여 W 밴드 주파수 합성기를 설계하였다. 26 ㎓ VCO는 22.8~26.8 ㎓, 3체배기의 출력은 74~75.6 ㎓의 주파수 조정 범위를 갖는다. 제작한 주파수 합성기는 총 75.6 ㎽의 전력을 소모하며, 3체배기의 최종 출력은 1 ㎒ 오프셋에서 ?75 ㏈c/㎐, 10 ㎒z 오프셋에서 ?101 ㏈c/㎐z의 위상 잡음 특성을 갖는다.
This work presents a W band frequency synthesizer which is composed of 26 ㎓ VCO, Phase Locked Loop and frequency tripler using 65 ㎚ RF CMOS process. Frequency tuning range of 26 ㎓ VCO covers the band from 22.8 ~26.8 ㎓ and final output frequency of the tripler is from 74 to 75.6 ㎓. The fabricated frequency synthesizer consumes 75.6 ㎽ and its phase noise is ?75 ㏈c/㎐ at 1 MHz offset, ?101 ㏈c/㎐ 10 ㎒ offset respectively.