메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
메모리 테스트는 일반 논리회로와는 달리 각 고장모델에 따라서 일정한 갯수(최소 O(√n)에서 최대 O(n²))의 테스트패턴만이 필요하며, Gbit단위로 고밀도 고속화 되어가는 상황에 있어서 다양한 종류의 오점을 빠른속도로 점검하는 일은 더욱 더 중요한 문제로 부각되고 있다. Embedded 메모리 테스트를 위하여 Built-In Self Test(BIST) 기술이 널리 사용되고 있지만 고밀도 DRAM 테스트를 위해서는 BIST대신 테스터 장비를 통하여 deterministic하게 생성된 패턴을 이용하고 있다. 테스트 장비는 일종의 컴퓨터시스템으로서 다양한 메모리 테스트 알고리즘을 프로그래밍한 후 컴파일된 코드를 실행하여 테스트패턴, 번지 및 제어신호를 생성한 후 메모리칩에 주입하는 과정을 반복한다. 본 연구에서는 이러한 고가의 테스트 장비 대신 Weighted Random Pattern Test(WRPT) 생성기의 구현으로 일반적인 메모리 고장을 포함한 Static, Dynamic Neighborhood Pattern Sensitive Fault는 물론 모델링되지 않는 고장 및 timing 오점 등을 한 번에 점검토록하는데 목표를 둔다. 기존의 확률에 기인한 분석적인 방법과는 달리 고장시뮬레이션을 통하여 본 연구에서 제시하는 WRPT 생성기가 일반적인 Pseudo Random Pattern Generator(PRPG)보다 더 많은 오점을 점검할 수 있음을 보여준다.

목차

요약

1. 개요

2. 고장모델

3. 용어설명 및 테스트패턴 생성방법

4. WRPT에 의한 NPSF 테스트패턴 생성 방법

5. 실험결과

6. 결론 및 향후 연구

참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017898438