지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 1997.6
- 수록면
- 610 - 618 (9page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
DRAM이 Gbit단위로 고밀도 되어 가는 상황에 있어서 다양한 종류의 고장(fault)을 빠른 속도로 점검하는 일은 더욱 더 중요한 문제로 부각되고 있다. Embedded 메모리 테스트를 위하여 Built-In Self Test(BIST) 기술이 널리 사용되고 있지만 고밀도 DRAM 테스트를 위해서는 BIST대신 테스터 장비를 통하여 deterministic하게 생성된 패턴을 이용하고 있다. 메모리 테스트는 일반 논리회로와는 달리 각 고장모델에 따라서 일정한 개수(최소 O(√n)에서 최대 O(n²)의 테스트패턴만이 필요하다. 테스트 장비는 일종의 컴퓨터시스템으로서 다양한 메모리테스트 알고리듬을 프로그래밍한 후 컴파일된 코드를 실행하여 테스트패턴, 번지 및 제어신호를 생생한 후 메모리칩에 주입하는 과정을 반복한다. 본 연구에서는 이러한 고가의 테스트 장비 대신 Weighted Random Pattern Test(WRPT) 생성기 회로의 구현으로 일반적인 메모리 고장을 포함한 Static, Dynamic Neighborhood Pattern Sensitive Fault는 물론 모델링 되지 않는 고장 및 timing 고장 등을 한 번에 점검토록 하는데 목표를 둔다. 기존의 확률에 기인한 분석적인 방법과는 달리 고장시뮬레이션을 통하여 본 연구에서 제시하는 WRPT 생성기가 일반적인 Pseudo Random Pattern Generator(PRPG)보다 더 많은 고장을 점검할 수 있음을 보여준다.
목차
요약
Abstract
1. 개요
2. 고장모델
3. 용어설명 및 테스트패턴 생성방법
4. WRPT에 의한 NPSF 테스트패턴 생성 방법
5. 실험결과
6. 결론 및 향후 연구
참고문헌
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
가중치 랜덤패턴을 이용한 고밀도 DRAM 테스트 생성회로의 설계
한국정보과학회 학술발표논문집
1996 .10
-
고밀도 DRAM 테스트를 위한 WRPT 생성기의 구현 ( A Study on WRPT Generator for Testing of High Density DRAM )
대한전자공학회 학술대회
1996 .01
-
고밀도 DRAM 테스트를 위한 WRPT 생성기의 구현
대한전자공학회 학술대회
1996 .05
-
고밀도 메모리 테스트를 위한 랜덤 BIST의 비교분석
한국정보과학회 학술발표논문집
1997 .10
-
PRPG를 이용한 고밀도 메모리 BIST 패턴생성기의 설계
대한전자공학회 학술대회
1996 .11
-
PRPG를 이용한 고밀도 메모리 BIST 패턴생성기의 설계 ( A Design of New Pseudo Random PAttern Generator for High Density Memory Built-In Self Test )
대한전자공학회 학술대회
1996 .11
-
내장된 이중 포트 메모리 테스트를 위한 CM2 테스트 알고리즘
정보과학회논문지 : 시스템 및 이론
2001 .06
-
이중 포트 메모리의 실제적인 고장을 고려한 효율적인 테스트 알고리즘
전자공학회논문지-SD
2007 .02
-
고속 고장 진단을 위해 고장 후보 정렬과 테스트 패턴 정렬을 이용한 고장 탈락 방법
전자공학회논문지-SD
2009 .03
-
고장 패턴을 이용한 시스템의 고장진단
대한전기학회 학술대회 논문집
1999 .07
-
A New Test Algorithm for Bit-Line Sensitive Faults in High-Density Memories
전기전자학회논문지
2001 .07
-
수정된 의사 무작위 패턴을 이용한 효율적인 로직 내장 자체 테스트에 관한 연구
전자공학회논문지-SD
2006 .08
-
독립고장과 양립 가능한 고장을 이용한 효율적인 테스트 패턴 압축 기법 ( An Efficient Algorithm for Test Pattern Compaction using Independent Faults and Compatible Faults )
전자공학회논문지-SD
2001 .02
-
반도체 집적회로의 고장 가능성에 기초한 테스트 패턴 생성 ( Test Pattern Generation on the basis of Fault Probability in Semiconductor Integrated Circuits )
대한전자공학회 학술대회
1995 .07
-
반도체 집적회로의 고장 가능성에 기초한 테스트 패턴 생성
대한전자공학회 학술대회
1995 .06
-
개선된 랜덤패턴 생성기를 이용한 고밀도 메모리 Built-In Self Test 회로의 설계 ( A New Pseudo Random Pattern Generator for High Density Memory Built-In Self Test )
CAD 및 VLSI 설계연구회지
1996 .01
-
내장된 자체 테스트 기법을 이용한 이웃 패턴 감응 고장 진단 ( Neighborhood Pattern Sensitive Fault Diagnosis Using Built - In Self Test )
대한전자공학회 학술대회
1997 .11
-
내장된 자체 테스트 기법을 이용한 이웃 패턴 감응 고장 진단
대한전자공학회 학술대회
1997 .11
-
내장 메모리를 위한 프로그램 가능한 자체 테스트
전자공학회논문지-SD
2007 .12
-
조합 논리 회로의 경로 지연 고장 검출을 위한 가중화 임의 패턴 테스트 기법 ( A Weighted Random Pattern Testing Technique for Path Delay Fault Detection in Combinational Logic Circuits )
전자공학회논문지-A
1995 .12
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017726964