지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
요약
ABSTRACT
Ⅰ. 서론
Ⅱ. Booth-Folding을 이용한 제곱기
Ⅲ. 고정길이 제곱기의 구조와 오차보상 방법
Ⅳ. 근사 캐리 생성
Ⅴ. 제안한 제곱기의 성능 분석
Ⅵ. 결론
참고문헌
저자소개
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
Booth 인코더 출력을 이용한 저오차 고정길이 modified Booth 곱셈기 설계
한국통신학회논문지
2004 .02
저오차 고정길이 제곱기 디자인
한국통신학회 학술대회논문집
2003 .07
오차범위 분석을 통한 고정길이 modified Booth 곱셈기의 최대오차 감소
전자공학회논문지-SD
2005 .10
저면적 제곱기 및 고정길이 제곱기의 설계
전자공학회논문지-SD
2011 .03
인덱스기반 고정길이 제곱기의 설계
대한전자공학회 학술대회
2011 .04
저전력 디지털 신호처리 응용을 위한 작은 오차를 갖는 절사형 Booth 승산기 설계
한국정보통신학회논문지
2002 .04
저오차 고정길이 그룹 CSD 곱셈기 설계
전자공학회논문지-SD
2009 .09
Group 부분곱을 이용한 제곱기 설계
대한전자공학회 학술대회
2007 .07
Group 부분곱을 이용한 제곱기 설계
대한전자공학회 학술대회
2007 .07
고정길이 그룹 CSD 곱셈기 설계 및 FFT 응용
대한전자공학회 학술대회
2009 .05
새로운 복합모드로직과 사인선택 Booth 인코더를 이용한 고성능 32×32 bit 곱셈기의 설계 ( Design of a high performance 32×32-bit multiplier based on novel compound mode logic and sign select Booth encoder )
전자공학회논문지-SD
2001 .03
저전력 설계를 위한 절단된 Booth 곱셈기 구조 ( A Truncated Booth Multiplier Architecture for Low Power Design )
전자공학회논문지-SD
2000 .09
Lower Power Booth Multiplier
대한전자공학회 학술대회
1998 .01
Ubiquitous-Booth 설계 연구
한국정보통신설비학회 학술대회
2007 .01
디지털 필터와 제곱기를 이용한 비트 동기 회로 설계 ( Design of Bit Synchronization Circuit using Digital Filters and Squarer )
한국통신학회 학술대회논문집
1997 .01
변수그룹을 이용한 효율적인 연산기 설계
전자공학회논문지-SD
2008 .01
저전력 DSP 응용을 위한 오차보상을 갖는 가변 정밀도 승산기 코어 생성기
한국통신학회논문지
2005 .02
저전력 바이패싱 Booth 곱셈기 설계
한국산업정보학회논문지
2013 .10
수정된 Booth 알고리즘을 이용한 고속 직병렬 곱셈기의 설계
전기학회논문지
1996 .08
32X32 Booth Multiplier Capable of the Parallel Computations of 32 , 16 , 8 Bit Multimedia Data
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1998 .01
0