지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2008.1
- 수록면
- 37 - 42 (6page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 곱셈기나 필터 등에서 연산을 위해 부분곱을 더할 때 더해질 변수를 그룹화하여 연산기를 설계하는 방법을 제시한다. 제안한 그룹화 알고리즘을 사용하면 기존의 full adder cell이 간단한 로직회로로 대치되고 이에 따라 면적, 전력소모, 속도면에서 효율적인 디자인이 가능하다. 제안한 방법을 7bit, 8bit 제곱기 및 FIR 필터에 사용되는 precomputer 블록에 적용한 결과 기존의 방법 보다 면적, 전력소모, 속도에서 각각 {22.1%, 20.1%, 14%}, {24.7%, 24.4%, 6.7%}, {63.6%, 34.4%, 9.8%} 의 이득 있음을 보인다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 제안한 방법을 이용한 제곱기 설계 방법
Ⅲ. 변수 그룹을 이용한 FIR precomputer 설계
Ⅳ. 실험결과
Ⅴ. 결론
참고문헌
저자소개
참고문헌 (9)
참고문헌 신청
1. [단행본] - K. Hwang / 1979 / Computer Arithmetic: Principles, Architecture, and Design / Wiley
2. [학술지(정기간행물)] - C.S.Wallace / 1964 / A suggestion for a fast multiplier / IEEE Trans.on Electron.Comp 13 : 14 ~ 17
3. [학술지(정기간행물)] - L.Dadda / 1965 / Some schemes for parallel multipliers / Alta Frequenza 34 : 349 ~ 356
4. [학술대회논문] - K. A. C. Bickerstaff / 1993 / Proc.Int.Conf.on Application-Specific Array Processors / Proc. Int. Conf. on Application-Specific Array Processors : 478 ~ 489
5. [학술지(정기간행물)] - G. Goto / 1992 / A 54×54 regulary structured tree multiplier / IEEE J. Solid-State Circuits 27 : 1229 ~ 1236
2. [학술지(정기간행물)] - C.S.Wallace / 1964 / A suggestion for a fast multiplier / IEEE Trans.on Electron.Comp 13 : 14 ~ 17
3. [학술지(정기간행물)] - L.Dadda / 1965 / Some schemes for parallel multipliers / Alta Frequenza 34 : 349 ~ 356
4. [학술대회논문] - K. A. C. Bickerstaff / 1993 / Proc.Int.Conf.on Application-Specific Array Processors / Proc. Int. Conf. on Application-Specific Array Processors : 478 ~ 489
5. [학술지(정기간행물)] - G. Goto / 1992 / A 54×54 regulary structured tree multiplier / IEEE J. Solid-State Circuits 27 : 1229 ~ 1236
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Group 부분곱을 이용한 제곱기 설계
대한전자공학회 학술대회
2007 .07
-
Group 부분곱을 이용한 제곱기 설계
대한전자공학회 학술대회
2007 .07
-
저면적 제곱기 및 고정길이 제곱기의 설계
전자공학회논문지-SD
2011 .03
-
인덱스기반 고정길이 제곱기의 설계
대한전자공학회 학술대회
2011 .04
-
디지털 필터와 제곱기를 이용한 비트 동기 회로 설계 ( Design of Bit Synchronization Circuit using Digital Filters and Squarer )
한국통신학회 학술대회논문집
1997 .01
-
효율적인 블록 FIR 디지털 필터의 구현 ( Efficient Block FIR Digital Filter Implementations )
대한전자공학회 학술대회
1997 .01
-
PRML Read Channel용 고효율, 저전력 FIR 필터 칩
전자공학회논문지-SD
2004 .09
-
Voltage-Mode CMOS Squarer/Multiplier Circuit
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2002 .07
-
분산증폭기 기반 GHz 대역 아날로그 FIR 필터 설계
한국정보통신학회논문지
2012 .08
-
FIR필터의 성능 분석 ( Modeling Error Analyses of FIR Filters )
대한전자공학회 학술대회
1987 .01
-
FIR 필터의 성능 분석
제어로봇시스템학회 국내학술대회 논문집
1987 .10
-
면적 절약형 고속 FIR 필터의 설계 및 응용
전자공학회논문지-SD
2000 .11
-
부분 재구성 방법을 이용한 재구성형 FIR 필터 설계
전자공학회논문지-SD
2007 .04
-
Maneuvering Target Tracking in Uncertain Systems Using Robust H∞ FIR Filters
제어로봇시스템학회 국내학술대회 논문집
1998 .10
-
저항열을 이용한 간단한 FIR 필터의 설계방법 ( Simple Design of FIR Filters Using Resistor Array )
전자공학회논문지-B
1994 .09
-
Branch and Bound Method for FIR Digital Filters Design with the Shift Operation Circuits and Single Multiplier
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
IMT-2000시스템을 위한 승산기를 사용하지 않는 인터폴레이션 FIR 필터 구현
한국통신학회논문지
2002 .10
-
효율적 구조의 2차원 FIR Filter 설계 ( Two-Dimensional FIR Filter Design with an Efficient Architecture )
대한전자공학회 학술대회
1990 .01
-
데이터 전송을 위한 최적 FIR 필터 설계 ( Design of Optimal FIR Filters for Data Transmission )
한국통신학회논문지
1993 .08
-
Programmable 12bit CMOS FIR 디지털 필터의 설계 ( The Design of Programmable 12 - bit CMOS FIR Digital Filter )
한국통신학회논문지
1995 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-016273475