지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 1999.8
- 수록면
- 1,024 - 1,030 (7page)
이용수
이 논문의 연구 히스토리 (5)
1998
지연고장 점검을 위한 IEEE 1149.1 Boundary Scan 설계 및 패턴 생성
김태형
,
박성주
한국정보과학회 학술발표논문집
1998.10
학술대회자료
지연고장 점검을 위한 IEEE 1149.1 바운다리 스캔 설계 ( A New IEEE 1149.1 Boundary Scan Design for the Detection of Delay Faults )
김태형
,
박성주
대한전자공학회 학술대회
1998.07
학술대회자료
지연고장 점검을 위한 IEEE 1149.1 바운다리 스캔 설계
김태형
,
박성주
대한전자공학회 학술대회
1998.06
학술대회자료
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
IEEE 1149.1 바운다리스캔은 보드 수준에서 고장점검 및 진단을 위한 테스트 설계기술이다. 그러나, 바운다리스캔 제어기의 특성상 테스트 패턴의 주입에서 관측까지 2.5 TCK가 소요되므로, 연결선상의 지연고장을 점검할 수 없다. 본 논문에서는 UpdataDR 신호를 변경하여, 테스트 패턴 주입에서 관측까지 1 TCK가 소요되게 함으로써, 지연고장 점검을 가능하게 하는 기술을 소개한다. 나아가서, 정적인 고장점검을 위한 테스트 패턴을 개선해 지연고장 점검까지 가능하게 하는, N개의 net에 대한 2「log(n+2)」 의 새로운 테스트패턴도 제안한다. 설계와 시뮬레이션을 통해 지연고장 점검이 가능함을 확인하였다.
목차
요약
Abstract
1. 서론
2. 1149.1 바운다리스캔 및 연결선 점검
3. 지연고장 점검에 대한 문제점
4. UpdateDR 신호 변경에 의한 지연고장 점검
5. 지연고장 점검을 위한 패턴 생성
6. 결론
참고문헌
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
지연고장 점검을 위한 IEEE 1149.1 Boundary Scan 설계 및 패턴 생성
한국정보과학회 학술발표논문집
1998 .10
-
지연고장 점검을 위한 효율적인 IEEE 1149.1 바운다리스캔 설계 ( An Efficient IEEE 1149.1 Boundary Scan Design for At-Speed Delay Testing )
전자공학회논문지-SD
2001 .10
-
지연고장 점검을 위한 IEEE 1149.1 바운다리 스캔 설계 ( A New IEEE 1149.1 Boundary Scan Design for the Detection of Delay Faults )
대한전자공학회 학술대회
1998 .07
-
지연고장 점검을 위한 IEEE 1149.1 바운다리 스캔 설계
대한전자공학회 학술대회
1998 .06
-
천이 지연 고장 테스트를 위한 개선된 IEEE 1500 래퍼 셀 및 인터페이스 회로 설계
전자공학회논문지-SD
2007 .11
-
경계 주사 아키텍처를 이용한 지연 고장 테스트 기법 ( Delay Fault Testing Techniques Using Boundary - Scan Architecture )
전자공학회논문지-A
1994 .11
-
Boundary 스캔 구조를 이용한 효율적인 지연테스트기법 설계
한국정보과학회 학술발표논문집
1993 .10
-
Delay Fault Test for Interconnection on Boards and SoCs
정보과학회논문지 : 시스템 및 이론
2007 .02
-
Crosstalk과 정적 고장을 고려한 효과적인 연결선 테스트 알고리즘 및 BIST 구현
전자공학회논문지-SD
2005 .07
-
저비용 SoC 테스트를 위한 IEEE 1500 래퍼 설계
대한전자공학회 학술대회
2007 .05
-
그라운드 바운스 영향과 지연고장을 위한 최소화된 테스트 패턴 생성 기법
전자공학회논문지-SD
2004 .11
-
Crosstalk 고장 점검을 위한 효과적인 연결선 테스트 패턴생성 알고리즘에 관한 연구
전자공학회논문지-SD
2007 .12
-
저비용 SoC 테스트를 위한 IEEE 1500 래퍼 및 테스트 제어
전자공학회논문지-SD
2007 .11
-
고장 패턴을 이용한 시스템의 고장진단
대한전기학회 학술대회 논문집
1999 .07
-
고속 고장 진단을 위해 고장 후보 정렬과 테스트 패턴 정렬을 이용한 고장 탈락 방법
전자공학회논문지-SD
2009 .03
-
SoC IP 간의 효과적인 연결 테스트를 위한 알고리듬 개발
전자공학회논문지-SD
2003 .01
-
다중 시스템 클럭으로 동작하는 보드 및 SoC의 연결선 지연 고장 테스트
전자공학회논문지-SD
2006 .01
-
순차 회로의 효율적인 지연 고장 검출을 위한 새로운 테스트 알고리듬 및 스캔 구조
전자공학회논문지-SD
2000 .11
-
시스템 온 칩 테스트를 위한 효과적인 테스트 접근 구조
전자공학회논문지-SD
2002 .05
-
독립고장과 양립 가능한 고장을 이용한 효율적인 테스트 패턴 압축 기법 ( An Efficient Algorithm for Test Pattern Compaction using Independent Faults and Compatible Faults )
전자공학회논문지-SD
2001 .02
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-017743207