A 5-Gb/s Half-rate Clock Recovery Circuit in 0.25-μm CMOS Technology

Pyung-Su Han ,  Woo-Young Choi

대한전자공학회 ISOCC

2006 .10

Design and Implementation of Open-Loop Clock Recovery Circuit for 39.8 Gb/s and 42.8 Gb/s Dual-Mode Operation

Sang-Kyu Lim ,  Hyunwoo Cho ,  Jongyoon Shin 외 1명

[ETRI] ETRI Journal

2008 .04

A 1.25-Gb/s Clock and Data Recovery Circuit for Multichannel Application

Chang-kyung Seong ,  Seung-woo Lee ,  Woo-young Choi

대한전자공학회 ISOCC

2005 .10

40 Gb/s 클럭 추출 회로 설계

김종국 ,  권지성 ,  이상수 외 3명

한국통신학회 학술대회논문집

2002 .11

A 1.25Gb/s Clock Recovery Circuit using Half-rate 4X-Oversampling PFD

Hee-Sop Song ,  Hyung-Wook Jang ,  Sung-Sop Lee 외 1명

대한전자공학회 ISOCC

2004 .10

2.5 Gb/s 클럭 및 데이터 복원 회로의 설계

이영미 ,  우동식 ,  이주상 외 2명

대한전기학회 학술대회 논문집

2002 .11

2.5 Gb/s 클럭 및 데이터 복원 회로의 설계

이영미 ,  우동식 ,  이주상 외 2명

대한전기학회 학술대회 논문집

2002 .11

100Mb/s~3Gb/s 전디지털 클록 데이터 복원회로 설계

고귀한 ,  정기상 ,  김강직 외 1명

대한전자공학회 학술대회

2012 .11

A 0.18-μm CMOS, 10-Gb/s Injection-Locked Clock and Data Recovery Circuit

Pyung-Su Han ,  Woo-Young Choi

대한전자공학회 ISOCC

2007 .10

1Gb/s gated-oscillator burst mode CDR for half-rate clock recovery

Pyung-Su Han ,  Woo-Young Choi

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2004 .12

A 40 Gb/s Clock and Data Recovery Module with Improved Phase-Locked Loop Circuits

Hyun Pa ,  k ,  Kang Wook Kim 외 2명

[ETRI] ETRI Journal

2008 .04

Design and Characterization of a 10 Gb/s Clock and Data Recovery Circuit Implemented with Phase-Locked Loop

Jae Ho Song ,  Tae Whan Yoo ,  Jeong Hoon Ko 외 3명

[ETRI] ETRI Journal

1999 .06

1.5Gb/s~6Gb/s 클록 주파수 체배기를 사용한 광대역 클록 및 데이터 복원 회로

유정택 ,  송준영 ,  김철우

대한전자공학회 학술대회

2013 .07

1.25/2.5-Gb/s Dual Bit-Rate Burst-Mode Clock Recovery Circuit Using Gated-Oscillators

Pyung-Su Han ,  Woo-Young Choi

대한전자공학회 ISOCC

2005 .10

A 10-Gb/s Power and Area Efficient Clock and Data Recovery Circuit in 65-㎚ CMOS Technology

Jinsoo Rhim ,  Kwang-Chun Choi ,  Woo-Young Choi

대한전자공학회 ISOCC

2012 .11

1 Gb/s gated-oscillator burst mode CDR with half-rate clock recovery

Pyung-Su Han ,  Woo-Young Choi

대한전자공학회 ISOCC

2004 .10

A 3.4 Gbs Clock Data Recovery for HDMI

Isak Hwang ,  Jinwook Bu ,  m

대한전자공학회 ISOCC

2012 .11

A 1.25Gb/s Digitally-Controlled Dual-Loop Clock and Data Recovery Circuit with an Improved Effective Phase Resolution

Chang-kyung Seong ,  Seung-woo Lee ,  Woo-young Choi

대한전자공학회 ISOCC

2005 .10

40 GB/s 광통신 수신기용 클락 복원 회로 설계

박찬호 ,  우동식 ,  김강욱

한국전자파학회논문지

2004 .02

Variable Rate Clock and Data Recovery Circuit for Biomedical Application

HyungGu Pa ,  k ,  Hongjin Kim 외 1명

대한전자공학회 ISOCC

2012 .11