지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2024.8
- 수록면
- 378 - 387 (10page)
이용수
초록· 키워드
오류제보하기
In this study, we used copper (Cu) posts, plated to a height of 150 μm, as interconnections to form electrodes between different package layers. The upper layer consisted of a chip-scale package (CSP), while the lower layer was made up of a flip chip-chip scale package (FCCSP). We plated a Cu post on the side of FCCSP substrate, and produced the FCCSP package by thermo-compression (TC) bonding with copper pillar solder bumps on the center of substrate. The surface of the bottom electrode for the upper CSP received a surface finish of electroless nickel, electroless palladium, and immersion gold (ENEPIG). The bonding surface of the lower FCCSP was the bare Cu surface of the epoxy-molded Cu post. The PoP joining process used a vacuum reflow process with solder paste and solder balls. To understand the package joint"s characteristics, we measured voids and shear strength, and analyzed the cross-sectional microstructure. The temperature profile used in the PoP joining process demonstrated optimal joint characteristics with a joint void content of 2.3% and a joint strength of approximately 44 MPa when formic acid was utilized and the activation preheating time was extended. Cross-sectional warpage analysis of the PoP package revealed a minimal difference of approximately 31 μm between the center and the ends. This study successfully developed a stacked package with a PoP structure using Cu Post, and the bonding process was optimized to minimize warpage in the PoP package.
목차
Abstract
1. Introduction
2. Experimental Methods
3. Experiment Results
4. Conclusion
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
구리기둥 도금 기판을 적용한 패키지 온 패키지 접합기술
대한용접학회 특별강연 및 학술발표대회 개요집
2024 .10
-
Bonding Property of Flip-Chip Chip-Scale Package with Vacuum Reflow and Thermal Compression Bonding Processes
대한용접·접합학회지
2023 .10
-
박형 기판을 사용한 Package-on-Package용 상부 패키지와하부 패키지의 Warpage 분석
마이크로전자 및 패키징학회지
2015 .01
-
150 ㎛ 높이 구리기둥 적용 패키지-온-패키지 적층 접합 특성
대한용접·접합학회지
2024 .08
-
진공 리플로우 및 열압착 접합공정에 따른 플립칩 칩 스케일 패키지 접합특성
대한용접학회 특별강연 및 학술발표대회 개요집
2023 .05
-
Thermal Performance Analysis for Cu Block and Dense Via-cluster Design of Organic Substrate in Package-On-Package
마이크로전자 및 패키징학회지
2017 .01
-
Flip Chip - Chip Scale Package Bonding Technology with Type 7 Solder Paste Printing
대한용접·접합학회지
2021 .08
-
ENEPIG 표면처리와 Type 7 솔더 페이스트를 적용한 MLCC 및 Cu 필러 솔더 범프 접합
대한용접학회 특별강연 및 학술발표대회 개요집
2023 .10
-
FE-SEM Image Analysis of Junction Interface of Cu Direct Bonding for Semiconductor 3D Chip Stacking
한국표면공학회지
2021 .10
-
Finite Element Analysis for Reliability of Solder Joints Materials in the Embedded Package
Electronic Materials Letters
2019 .01
-
Optimal pressure and temperature for Cu–Cu direct bonding in three-dimensional packaging of stacked integrated circuits
한국표면공학회지
2023 .06
-
온도/습도 시험, 온도 싸이클링 시험 및 고온유지 시험에 따른Package-on-Package의 신뢰성
마이크로전자 및 패키징학회지
2016 .01
-
PoP용 Substrate의 Warpage 감소를 위해 유한요소법을 이용한 설계 파라메타 연구
마이크로전자 및 패키징학회지
2020 .01
-
수치해석을 이용한 구리기둥 범프 플립칩 패키지의 열압착 접합 공정 시 발생하는 휨 연구
대한기계학회 논문집 A권
2017 .06
-
협피치용 고속 Cu Post Solder Bump 도금액 개발
한국표면공학회 학술발표회 초록집
2017 .11
-
Type 7 솔더페이스트를 적용한 플립칩-칩 스케일 패키지의 접합부 열화 특성
대한용접학회 특별강연 및 학술발표대회 개요집
2021 .11
-
Type 7 솔더 페이스트를 적용한 Si chip 및 MLCC 동시 접합공정 최적화
대한용접학회 특별강연 및 학술발표대회 개요집
2022 .05
-
Bonding Property of Middle Temperature Sn-Ag-Cu Solder Ball Joint of Ball Grid Array Package
대한용접·접합학회지
2023 .10
-
볼 그리드 어레이 패키지용 중온계 Sn-Ag-Cu계 솔더 볼 접합특성
대한용접·접합학회지
2023 .10
-
Characteristics of Copper Nitride Nanolayer Used in 3D Cu Bonding Interconnects
Electronic Materials Letters
2021 .09
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-151-24-02-090259960