메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
전영수 (성균관대학교) 문준호 (한화시스템) 박세준 (성균관대학교) 신진욱 (성균관대학교) 김병성 (성균관대학교)
저널정보
한국전자파학회 한국전자파학회논문지 한국전자파학회논문지 제34권 제4호(통권 제311호)
발행연도
2023.4
수록면
303 - 309 (7page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 28-nm CMOS 공정을 이용하여 고속 주파수 변조가 가능한 신호 합성기를 제시한다. 설계된 신호 합성기는 이중 변조 기법을 도입하여 고주파 통과 영역과 저주파 통과 영역을 나누어 주파수를 고정한다. 고주파 통과 영역에서 전하 디지털-아날로그 변환기(QDAC)를 이용하여 연속적인 주파수 변화가 가능하도록 설계하였다. 저주파 통과 영역에서는 분주기와 델타-시그마 변조기를 통해 원하는 주파수에 고정할 수 있도록 설계하였다. 제작된 신호 발생기는 14.1 GHz∼16.2 GHz까지 주파수 고정이 가능하고, 1 MHz 오프셋 주파수의 위상잡음은 -100.14 dBc/Hz를 가진다. FMCW용 첩 신호 발생의 경우 42.8 μs 첩 타임과 860 MHz의 대역폭을 가진다. 전체 회로 사이즈는 1,070×700 μm²이다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. PLL 설계
Ⅲ. PLL 측정 결과
Ⅳ. 결론
References

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0