메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
조도훈 (서울시립대학교) 강혜준 (서울시립대학교) 서성민 (서울시립대학교) 김장백 (서울시립대학교) 스리하리니 라젠드란 (서울시립대학교) 정재필 (서울시립대학교)
저널정보
대한용접·접합학회 대한용접·접합학회지 大韓熔接·接合學會誌 第39卷 第3號
발행연도
2021.6
수록면
295 - 303 (9page)

이용수

DBpia Top 5%동일한 주제분류 기준으로
최근 2년간 이용수 순으로 정렬했을 때
해당 논문이 위치하는 상위 비율을 의미합니다.
표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
Recently, the electronics industry is developing toward artificial intelligence, the Internet of things, fifth-generation technology, and high-performance computing. High-density electronics packaging, high speed, high performance, and miniaturized size are required to satisfy these trends. Three-dimensional Si-chip stacking using through-Si via (TSV) has attracted the attention of industries related to these requirements. In this study, TSV fabrication using the deep reactive ion-etching process and the coating of functional layers on the TSV wall, such as insulating, adhesion, and seed layers, were investigated. In addition, Cu electroplating in the TSV was analyzed in detail. The solutions to other accompanied technical barriers for packaging high-density electronics can improve smartness and convenience.

목차

Abstract
1. 서론
2. TSV 형성 및 DRIE 기술
3. TSV 내벽의 기능성 박막 코팅
4. TSV 의 Cu 충전 도금
5. 결론
References

참고문헌 (36)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0