메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류
인문학
인문학 일반 역사학 철학 종교학 어문학 기타 인문학
사회과학
사회과학 일반 경영학 관광학 교육학 군사학 문헌정보학 법학 사회학 신문방송학 심리과학 정치외교학 지리학 행정학 경제학 무역학 인류학 기타 사회과학
자연과학
자연과학 일반 물리학 생물학 생활과학 수학·통계학 천문학 지구과학 화학 기타 자연과학
공학
공학 일반 건축공학 기계공학 산업공학 재료·에너지공학 전기전자공학 조선해양공학 화학공학 컴퓨터학 기타공학
의약학
의학 일반 간호학 수의학 약학 한의학 기초의학 임상의학 기타 의약학
농수해양학
농수해양학 일반 농학 수산학 식품과학 임학 축산학 해상운송학 기타 농수해양학
예술체육학
예술 일반 디자인 미술 미용 사진 음악학 의상 체육 공연매체예술 기타 예술체육학
복합학
학제간연구 과학기술학 뇌인지과학 기술정책 기타 복합학

ENG

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Paul-Chang Lin (Fudan University) Jin-Hai Xu (Semiconductor Manufacturing International Corporation) Hong-Liang Lu (Fudan University) David Wei Zhang (Fudan University) Pei Li (Semiconductor Manufacturing International Corporation)
저널정보
대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.17 No.3
발행연도
2017.6
수록면
319 - 325 (7page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
Through silicon via (TSV) technology is extensively used in 3D IC integrations. The special structure of the TSV is realized by CMP (Chemically Mechanical Polishing) process with a high Cu removal rate and, low dishing, yielding fine topography without defects. In this study, we investigated the electrochemical behavior of copper slurries with various inhibitors in the Cu CMP process for advanced TSV applications. One of the slurries was carried out for the most promising process with a high removal rate (~18000 Å/Min @ 3 psi) and low dishing (~800 Å), providing good microstructure. The effects of pH value and H₂O₂ concentration on the slurry corrosion potential and Cu static etching rate (SER) were also examined. The slurry formula with a pH of 6 and 2% H₂O₂, hadthe lowest SER (~75 Å/Min) and was the best for TSV CMP. A novel Cu TSV CMP process was developed with two CMPs and an additional annealing step after some of the bulk Cu had been removed, effectively improving the condition of the TSV Cu surface and preventing the formation of crack defects by variations in wafer stress during TSV process integration.
#Through silicon via #chemical mechanical polishing #static etching rate

목차

Abstract
Ⅰ. INTRODUCTION
Ⅱ. EXPERIMENTAL
Ⅲ. RESULTS AND DISCUSSION
Ⅳ. CONCLUSIONS
REFERENCES

참고문헌 (9)

참고문헌 신청
Waldemar Nawrocki, “Physical limits for scaling of integrated circuits”. International Conference on Theoretical Physics Dubna-Nano 2010, Conference Series 248, 2010. T.C. Tsai, etc. “CMP process development for the via-middle 3D TSV applications at 28 nm technology node”, Microelectronic Engineering, Vol:92, P29-33, 2012. Jui-chin Chen, etc “Effects of Slurry in Cu Chemical Mechanical Polishing (CMP) of TSVs for 3-D IC Integration”, IEEE transactions on components, packaging and manufacturing technology, VOL.2, NO.6,P956-963, June. 2012. J. Van Olmen, etc, “Integration challenges of copper Through Silicon Via (TSV) metallization for 3D-stacked IC integration”,Microelectronic Engineering, Vol:88, P745-748, 2011. Jinhai Xu, Paul-Chang Lin, Pei Li, etc. “CMP slurry and process development for TSV front-side polishing”, ECS Trans., volume 44, issue 1, P537- 542, 2012.

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2018-569-001033924