개인구독
소속 기관이 없으신 경우, 개인 정기구독을 하시면 저렴하게
논문을 무제한 열람 이용할 수 있어요.
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2005.1
- 수록면
- 159 - 165 (7page)
이용수
초록· 키워드
오류제보하기
The proposed optical transmitter is composed of FF(flip flop) , PLL (phase locked loop), reference clock generator, serializer and LD driver 10x250 Mb/s data arrays are translated to the 2.5 Gb/s data signal by serializer. In this case, 1 data bus is allocated usually as a reference clock for synchronization. In this proposed optical transmitter, 125 MHz reference clock is generated from 10x250 Mb/s data arrays by reference clock generator. From this method. absent of reference clock bus is available and more data transmission become possible. To achieve high speed operation, the serializer circuit is designed as two stacks. For 10:1 serialization, 10 clocks that have 1/10 lambda differences is essential, so the VCO (voltage controlled oscillator) composed of 10 delay buffers is designed. PLL is for runing at 250 MHz, and dual PFD(phase frequency detector) is adopted for fast locking time. The optical transmitter is designed by using 0.35 um CMOS technology.
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
이중 보간 방식을 이용한 CMOS 클록 데이터 복원회로
대한전자공학회 학술대회
2009 .07
-
Design of Clock Gears for Low-power Media Bus
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
-
PLL을 이용한 750Mhz ~ 1.1Ghz Clock Generator ( A PLL-based Clock Generator with 750Mhz ~ 1.1Ghz Lock Range )
한국통신학회 학술대회논문집
1998 .01
-
A 4 Clock Cycle 64X64 Multiplier with 60 MHz Clock Frequency
KITE JOURNAL OF ELECTRONICS ENGINEERING
1991 .01
-
Design Methodologies for Reliable Clock Networks
Journal of Computing Science and Engineering
2012 .12
-
안전한 MCU 클럭 보호를 위한 온칩 클럭 검사기 기반 자동화된 글리치 프리 백업 클럭 변환 기법
대한전자공학회 학술대회
2015 .06
-
PLL을 이용한 750Mhz ~ l.lGhz Clock Generator
한국통신학회 학술대회논문집
1998 .07
-
All-Optical Clock Signal Extraction from Non-Return-to-Zero Signal for Optical Clock Recovery
OPTOELECTRONICS & COMMUNICATIONS CONFERENCE
1997 .01
-
25-Gb/s 65nm CMOS 2-to-1 Serializer의 설계
대한전자공학회 학술대회
2018 .06
-
Clock Design Techniques Considering Circuit Reliability
대한전자공학회 ISOCC
2011 .11
-
스파인 구조를 갖는 클락 분배 네트워크의 특성 분석
대한전자공학회 학술대회
2015 .11
-
An On-Chip Test Clock Control Scheme for Circuit Aging Monitoring
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2013 .02
-
Automatic Clock Jitter Analysis Considering Clock Divider
대한전자공학회 ISOCC
2009 .11
-
Low Power Clock Distribution
대한전자공학회 학술대회
1997 .01
-
Multi-channel 5Gb/s/ch SERDES with Emphasis on Integrated Novel Clocking Strategies
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2013 .08
-
Low-Power Data Serializer for Mobile TFT-LCD Driver IC
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
능동 인덕터를 이용한 전원 클록 발생기
대한전자공학회 학술대회
2012 .11
-
Elimination of Clock Jump Effects in Low-Quality Differential GPS Measurements
Journal of Electrical Engineering & Technology
2012 .07
-
DRAM bus system을 위한 analog calibration 적용 Pre-emphasis Transmitter
대한전자공학회 학술대회
2006 .06
-
A PLL Based Clock Generator with 100Mhz ~ 750Mhz of Lock Range for microprocessors
ICEIC : International Conference on Electronics, Informations and Communications
1998 .08
이 논문의 저자 정보
최근 본 자료
댓글(0)
0