Pre-emphasis Transmitter for DRAM bus system with analog calibration

Jungjune Pa ,  k ,  Changsik Yoo

대한전자공학회 ISOCC

2006 .10

A Low-Voltage High-Speed CMOS Inverter-Based Digital Differential Transmitter with Impedance Matching Control and Mismatch Calibration

Jun-Hyun Bae ,  Sang-Hune Pa ,  k 외 3명

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2009 .03

A 4-Gb/s Single-Ended Transmitter for DRAM Interface with Pre-Emphasis and Low Skew Multiplexing using a 0.25um CMOS Process

Hyung-Joon Chi ,  Seung-Jun Bae ,  Hong-June Pa 외 1명

대한전자공학회 ISOCC

2004 .10

A 1V 2.8Gbps 0.18μm CMOS Inverter-Based Digital Differential Transmitter with Calibrations of Termination and Mismatch

Jun-Hyun Bae ,  Sang-Hune Pa ,  k 외 3명

대한전자공학회 ISOCC

2008 .11

Reference clock 생성기를 이용한 10:1 데이터 변환 2.5 Gbps 광 송신기 설계

강형원 ,  김경민 ,  최영완

한국정보통신설비학회 학술대회

2005 .01

8-PAM transmitter with pre-emphasis technique

Minsoo Kang ,  Jinwook Bu ,  m

대한전자공학회 ISOCC

2012 .11

Design of Clock Gears for Low-power Media Bus

Yong-Hwan Lee ,  Hoon-Ju Chung ,  Chang-Gu Rho

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2008 .07

이중 보간 방식을 이용한 CMOS 클록 데이터 복원회로

안희선 ,  이순재 ,  박원기 외 2명

대한전자공학회 학술대회

2009 .07

Clock Tree Synthesis 효율화를 위한 pre - layout단계의 clock network 분석 기능의 구현

장명수 ,  박주현 ,  윤영남 외 3명

대한전자공학회 기타 간행물

2001 .11

Pre-Emphasis 기능을 갖는 10Gbps 드라이버의 설계

이우관 ,  임우진 ,  김수원

대한전자공학회 학술대회

2005 .11

패킷 방식의 DRAM에 적용하기 위한 새로운 강조 구동회로

金俊倍 ,  權五敬

전기학회논문지 C

2001 .04

A 6-Gb/s Differential Voltage Mode Driver with Independent Control of Output Impedance and Pre-Emphasis Level

Chang-Hyun Bae ,  Dong-Ho Choi ,  Keun-Seon Ahn 외 1명

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2013 .10

A 5-Gb/s Low-Power Transmitter with Voltage-Mode Output Driver in 90nm CMOS Technology

Jinsoo Rhim ,  Woo-Young Choi

대한전자공학회 ISOCC

2011 .11

A 5-Gb/s 2⁷-1 PRBS Generator with Pre-emphasis Scheme in 0.18 μm CMOS Technology

Tae Hun Yoon ,  Sung Je Hong

대한전자공학회 ISOCC

2007 .10

A 3.2Gbps/pin transmitter for DDR memory interface with pulsed latch embedded pre-emphasis circuit

Kwang-Il Oh ,  Ju-Pyo Hong ,  Lee-Sup Kim

대한전자공학회 ISOCC

2006 .10

Design Methodologies for Reliable Clock Networks

Deokjin Joo ,  Minseok Kang ,  Taewhan Kim

Journal of Computing Science and Engineering

2012 .12

10-Gb/s Data를 위한 1-tap De-emphasis 송신기 드라이버 설계

이진형 ,  정덕균

대한전자공학회 학술대회

2015 .06

Low Power Clock Distribution

조경록

대한전자공학회 학술대회

1997 .01

초고속 DRAM의 클록발생 회로를 위한 CMOS 전류원의 설계기법 ( Design Methodology of the CMOS Current Reference for a High-Speed DRAM Clocking Circuit )

김대정

전자공학회논문지-SC

2000 .03

Cyclic Analog-to-Digital Converter를 위한 Improved-Clocking 회로의 구현 및 비교

김민오 ,  김태훈 ,  홍기문 외 3명

대한전자공학회 학술대회

2013 .07