지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 한국전기전자재료학회 Transactions on Electrical and Electronic Materials Transactions on Electrical and Electronic Materials 제16권 제6호
- 발행연도
- 2015.1
- 수록면
- 293 - 302 (10page)
이용수
초록· 키워드
오류제보하기
Degraded data stability, weaker write ability, and increased leakage power consumption are the primary concerns in scaled static random-access memory (SRAM) circuits. Two new SRAM cells are proposed in this paper for achieving enhanced read data stability and lower leakage power consumption in memory circuits. The bitline access transistors are asymmetrically gate-underlapped in the proposed SRAM cells. The strengths of the asymmetric bitline access transistors are weakened during read operations and enhanced during write operations, as the direction of current flow is reversed. With the proposed hybrid asymmetric SRAM cells, the read data stability is enhanced by up to 71.6% and leakage power consumption is suppressed up to 15.5%, while displaying similar write voltage margin and maintaining identical silicon area as compared to the conventional memory cells in a 15 nm FinFET technology.
목차
등록된 정보가 없습니다.
참고문헌 (31)
참고문헌 신청
/ / Atlas user manual. Devedit user manual. Clever user manual
/ / Process integration, devices, and structures (PIDS-2010). The International Technology Roadmap for Semiconductors
Abhinav Kranti / 2007 / Source/drain extension region engineering in nanoscale double gate SOI MOSFETs: Novel design methodology for low-voltage analog applications / Microe
Ashish Goel / 2011 / Asymmetric Drain Spacer Extension (ADSE) FinFETs for Low-Power and Robust SRAMs / IEEE Transactions on Electron Devices 58 (2) : 296 ~ 308
B. Black / 2006 / / IEEE/ACM Int. Symp. Microarchitecture : 469 ~ 479
/ / Process integration, devices, and structures (PIDS-2010). The International Technology Roadmap for Semiconductors
Abhinav Kranti / 2007 / Source/drain extension region engineering in nanoscale double gate SOI MOSFETs: Novel design methodology for low-voltage analog applications / Microe
Ashish Goel / 2011 / Asymmetric Drain Spacer Extension (ADSE) FinFETs for Low-Power and Robust SRAMs / IEEE Transactions on Electron Devices 58 (2) : 296 ~ 308
B. Black / 2006 / / IEEE/ACM Int. Symp. Microarchitecture : 469 ~ 479
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Lanthanum Doped Zirconium Oxide (LaZrO2) High-k Gate Dielectric FinFET SRAM Cell Optimization
Transactions on Electrical and Electronic Materials
2021 .12
-
Radiation tolerant capacitor-SRAM without area overhead
Nuclear Engineering and Technology
2024 .08
-
읽기 전력 감소를 위한 SRAM Cell 설계
대한전자공학회 학술대회
2017 .06
-
FinFET 기반 6-T SRAM의 설계 및 대단위 어레이에서의 읽기/쓰기 성능 평가
대한전자공학회 학술대회
2020 .08
-
7nm FinFET을 이용한 Dual-port SRAM Cell 설계
대한전자공학회 학술대회
2024 .06
-
A Single-Ended 6T1D SRAM Cell With Feedback-fade Write Access for Near-threshold Operation
대한전자공학회 학술대회
2015 .11
-
ETRI 0.5um 공정을 이용한 6T SRAM 및 8T SRAM 설계 및 분석
대한전자공학회 학술대회
2024 .06
-
Low Power Convolution Operator using 12T SRAM for CNN
대한전자공학회 학술대회
2021 .06
-
6T-/8T-SRAM bit-cell의 읽기/쓰기 성능에 대한 정량적 분석
대한전자공학회 학술대회
2023 .06
-
Implementation of 12T and 14T SRAM Bitcell Using FinFET with Optimized Parameters
Transactions on Electrical and Electronic Materials
2021 .01
-
Beam forming 기술에서 사용하기 위한 10T-SRAM을 활용한 CNN 알고리즘 프로세스 인 메모리
대한전자공학회 학술대회
2021 .06
-
저 전력 소모와 Static Noise Margin 확보를 위한 10T - SRAM 회로의 16 X 16 (256) Array 구조 설계와 분석
대한전자공학회 학술대회
2021 .11
-
Static Noise Margin과 전류 개선을 위한 SRAM 구조 설계 및 분석
대한전자공학회 학술대회
2021 .06
-
[박사학위 논문초록] 저전압 동작을 위한 데이터 인식형 파워 게이팅 쓰기 보조 회로 기반 정적 램
전자공학회지
2023 .07
-
베이지안 학습 기반 SRAM 속도 최적화를 위한 자동 설계 기법
대한전자공학회 학술대회
2023 .06
-
개선된 메모리 셀을 활용한 문턱전압 이하 스태틱 램 어레이 설계
전기전자학회논문지
2019 .09
-
Worst Case Sampling Method with Confidence Ellipse for Estimating the Impact of Random Variation on Static Random Access Memory (SRAM)
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .06
-
Deselected Power를 고려한 SRAM 분할
전자공학회논문지
2018 .06
-
베이지안 학습 기반 SRAM 읽기 쓰기 보조회로 자동 선택 및 설계 최적화 기법
대한전자공학회 학술대회
2023 .06
-
Novel Design of 8T Ternary SRAM for Low Power Sensor System
센서학회지
2024 .05
이 논문의 저자 정보
최근 본 자료
댓글(0)
0