지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2018.6
- 수록면
- 27 - 35 (9page)
- DOI
- 10.5573/ieie.2018.55.6.27
이용수
초록· 키워드
오류제보하기
메모리 분할은 하나의 메모리가 아닌 두 개 또는 그 이상의 메모리를 이용하여 전력 소모를 줄이는 저전력 기법 중 하나이다. 본 논문에서는 SRAM 분할 시 발생하는 deselected power를 줄이기 위한 SRAM 분할 구조를 제안한다. Deselected power는 SRAM이 활성화되지 않았을 때, 주소나 데이터 입력 신호에서 변화가 발생하여 소모되는 동적 전력이다. 실험에서는 32KB 크기에 대해 다양한 크기의 SRAM 이용 시의 면적과 메모리 접근 패턴에 따른 전력 소모에 대한 분석을 진행한다. 그리고 제안하는 SRAM 분할 구조를 OpenRISC 프로세서의 캐시 데이터 메모리에 적용하고 CoreMark 벤치마크 소프트웨어 수행 시의 전력 소모를 비교한다. OpenRISC에 적용한 결과는 8개의 4KB SRAM 사용 시 면적은 27%가 증가하지만, 전력 소모는 명령어 캐시와 데이터 캐시의 데이터 메모리에서 각각 41%와 50%만 소모하여 전체 소모 전력도 23%가 감소하였다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. SRAM 분할 구조
Ⅲ. SRAM 분할 구조에 대한 평가
Ⅳ. OpenRISC 프로세서에 적용
Ⅴ. 결론
REFERENCES
참고문헌 (16)
참고문헌 신청
A. Pal, Low-power vlsi circuits and systems. Springer India, 2014.
J. Rabaey, Low power design essentials. Springer, 2009.
L. Benini, L. Macchiarulo, A. Macii, and M. Poncino, “Layout-driven memory synthesis for embedded systems-on-chip,” IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 10, no. 2, pp. 969+6+-0?105, Apr. 2002.
M. Q. Do, M. Drazdziulis, P. Larsson-Edefors, and L. Bengtsson, “Leakage-conscious architecture-level power estimation for partitioned and power-gated SRAM arrays,” in 8th international symposium on quality electronic design (ISQED07), 2007.
C.-L. Su and A. M. Despain, “Cache design trade-offs for power and performance optimization,” in Proceedings of the 1995 international symposium on low power design - ISLPED 95, 1995.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
읽기 전력 감소를 위한 SRAM Cell 설계
대한전자공학회 학술대회
2017 .06
-
Radiation tolerant capacitor-SRAM without area overhead
Nuclear Engineering and Technology
2024 .08
-
Low Power Convolution Operator using 12T SRAM for CNN
대한전자공학회 학술대회
2021 .06
-
Beam forming 기술에서 사용하기 위한 10T-SRAM을 활용한 CNN 알고리즘 프로세스 인 메모리
대한전자공학회 학술대회
2021 .06
-
ETRI 0.5um 공정을 이용한 6T SRAM 및 8T SRAM 설계 및 분석
대한전자공학회 학술대회
2024 .06
-
6T-/8T-SRAM bit-cell의 읽기/쓰기 성능에 대한 정량적 분석
대한전자공학회 학술대회
2023 .06
-
저 전력 소모와 Static Noise Margin 확보를 위한 10T - SRAM 회로의 16 X 16 (256) Array 구조 설계와 분석
대한전자공학회 학술대회
2021 .11
-
저 전력 8+T SRAM을 이용한 인 메모리 컴퓨팅 가산기 설계
한국전자통신학회 논문지
2023 .04
-
베이지안 학습 기반 SRAM 속도 최적화를 위한 자동 설계 기법
대한전자공학회 학술대회
2023 .06
-
고밀도 SRAM에서의 효율적인 Yield 추정 방법
대한전자공학회 학술대회
2022 .06
-
Static Noise Margin과 전류 개선을 위한 SRAM 구조 설계 및 분석
대한전자공학회 학술대회
2021 .06
-
상용 SRAM Die의 SEE 방사선 시험 및 해당 데이터를 활용한 위성 운용궤도별 특성 분석
한국항공우주학회 학술발표회 초록집
2023 .04
-
방사능 환경에서 SRAM 대기 전력 최소화를 위한 공급전압 결정 방법론 리뷰
대한전자공학회 학술대회
2015 .11
-
12T SRAM을 이용한 High Accuracy Convolution 연산기
대한전자공학회 학술대회
2020 .11
-
베이지안 학습 기반 SRAM 읽기 쓰기 보조회로 자동 선택 및 설계 최적화 기법
대한전자공학회 학술대회
2023 .06
-
소형화와 저전력화를 위해 2M-byte on-chip SRAM과 아날로그 회로를 포함하는 SoC
전기전자학회논문지
2017 .09
-
비트라인 전하 공유 기반 메모리 내부 기준 전압 형성을 지원하는 256×80 12T SRAM 컴퓨팅 인 메모리
대한전자공학회 학술대회
2023 .06
-
Hybrid 8T SRAM 설계 방법에 관한 연구
전기전자학회논문지
2024 .09
-
Worst Case Sampling Method with Confidence Ellipse for Estimating the Impact of Random Variation on Static Random Access Memory (SRAM)
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .06
-
Resource Analysis on FPGA for Functional Verification of Digital SRAM PIM
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2024 .06
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2018-569-002220663