지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2016.12
- 수록면
- 27 - 32 (6page)
이용수
초록· 키워드
오류제보하기
종래의 이중 확산된 드레인을 갖는 n형 MOSFET(DDD_NMOS) 소자는 매우 낮은 스냅백 홀딩 전압을 갖는 SCR 특성을 나타내므로 정상적인 동작 동안 래치업 문제를 초래한다. 그러나, 본 연구에서 제안하는 counter pocket source (CPS) 구조를 갖도록 변형된DDD_NMOS 구조의 SCR 소자는 종래의DDD_NSCR_Std 표준소자에 비해 스냅백 홀딩 전압과 온-저항을 증가시켜 우수한 정전기보호 성능과 높은 래치업 면역 특성을 얻을 수 있는 것으로 확인되었다.
목차
등록된 정보가 없습니다.
참고문헌 (12)
참고문헌 신청
Mergens M / 2000 / Analysis of lateral DMOS power devices under ESD stress conditions / IEEE Trans Electron Devices 47(11):2128~2137
Dabral S / 1998 / Basic ESD and I/O Design / Wiley & Sons
Jeon B-C / 2002 / ESD characterization of grounded-gate NMOS with 0. 35 lm/18 V technology employing transmission line pulser(TLP)test / Proceedings of the EOS/ESD symposium :362~372
Kim K-H / 2004 / Illumination of double snapback mechanism in high voltage operating grounded gate extended drain N-type metal-oxide-semiconductor field effects transistor electro-static discharge protection devices / Japanese journal of applied physics 43(10):6930~6936
Chatterjee A / 1991 / A low-voltage triggering SCR for on-chip ESD protection at output and input pads / IEEE Electron Device Lett 12(1):21~22
Dabral S / 1998 / Basic ESD and I/O Design / Wiley & Sons
Jeon B-C / 2002 / ESD characterization of grounded-gate NMOS with 0. 35 lm/18 V technology employing transmission line pulser(TLP)test / Proceedings of the EOS/ESD symposium :362~372
Kim K-H / 2004 / Illumination of double snapback mechanism in high voltage operating grounded gate extended drain N-type metal-oxide-semiconductor field effects transistor electro-static discharge protection devices / Japanese journal of applied physics 43(10):6930~6936
Chatterjee A / 1991 / A low-voltage triggering SCR for on-chip ESD protection at output and input pads / IEEE Electron Device Lett 12(1):21~22
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
PMOS 소자가 삽입된 부분웰 구조의 N형 SCR 소자에서 정전기 보호 성능 향상을 위한 최적의 CPS 이온주입에 대한 연구
한국위성정보통신학회논문지
2015 .01
-
NSCR_PPS 소자에서 채널차단 이온주입 변화에 따른 최적의 정전기보호소자 설계
한국위성정보통신학회논문지
2016 .12
-
NSCR_PPS 소자에서 게이트와 N+ 확산층 간격의 변화가 정전기 보호성능에 미치는 영향
한국위성정보통신학회논문지
2015 .01
-
Simulation-based P-well design for improvement of ESD protection performance of P-type embedded SCR device
전기전자학회논문지
2022 .06
-
개선된 온-저항 및 홀딩 전압을 갖는 저전압급 ESD 보호소자에 관한 연구
전기전자학회논문지
2024 .12
-
SEISMIC DESIGN METHOD FOR HANOK CONSIDERING JOINT LATERAL RIGIDITY USING BIM
대한건축학회 학술발표대회 논문집
2016 .10
-
높은 홀딩 전압으로 인한 래치업 면역을 갖는 듀얼구조의 ESD 보호소자에 관한 연구
대한전자공학회 학술대회
2021 .06
-
Self-Biasing 효과로 높은 홀딩 전압을 갖는 SCR 기반 양방향 ESD 보호 소자에 관한 연구
전기전자학회논문지
2022 .03
-
스텍 구조를 이용한 향상된 스냅백 특성을 갖는 ESD 보호회로 설계
전기전자학회논문지
2021 .06
-
SCR 기반 양방향성 ESD보호회로의 설계 변수 변화에 따른 전기적 특성의 관한 연구
전기전자학회논문지
2015 .06
-
높은 홀딩 전압으로 인한 래치업 면역을 갖는 양방향 구조의 ESD 보호회로에 관한 연구
전기전자학회논문지
2021 .06
-
딥러닝 기반 실시간 졸음운전 감지 시스템
Proceedings of KIIT Conference
2017 .12
-
플로팅 영역을 포함하는 SCR 기반의 2-Stage 고전압용 ESD 보호회로에 관한 연구
대한전자공학회 학술대회
2019 .11
-
Additional well 및 NMOS 삽입형 구조를 통하여 높은 감내특성과 빠른 turn-on time을 갖는 SCR에 관한 연구
대한전자공학회 학술대회
2019 .06
-
높은 홀딩 전압을 갖는 세그먼트 레이아웃 기법을 이용한 SCR 기반 ESD 보호회로에 관한 연구
전기전자학회논문지
2017 .03
-
SCR-based ESD Protection Circuit with Low Trigger Voltage and High Robustness by Inserting the NMOS Structure
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2019 .06
-
PMOS가 삽입된 SCR 기반의 ESD 보호 회로에 관한 연구
전기전자학회논문지
2019 .12
-
TCAD를 이용하여 이상적인 NMOS에 5가 이온 도핑된 NMOS simulation
한국기계가공학회 춘추계학술대회 논문집
2021 .06
-
낮은 트리거 전압과 높은 홀딩 전압을 가진 SCR 기반의 ESD 보호회로에 관한 연구
전기전자학회논문지
2024 .12
-
향상된 감내특성을 갖는 PMOS 삽입형 고전압용 ESD 보호회로에 관한 연구
전기전자학회논문지
2017 .09
이 논문의 저자 정보
최근 본 자료
댓글(0)
0