지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2006.11
- 수록면
- 415 - 418 (4page)
이용수
초록· 키워드
오류제보하기
A novel latch-up immunity low voltage trigger silicon-controlled rectifier (LILVTSCR) for high -speed I/O circuit. The proposed LILVTSCR offers a reduced triggering voltage level as well as the enhanced ESD performance of the SCR devices.
From the simulation results, the triggering voltage of the LILVTSCR is 2.8V~7.2V as the gate length of the LILVTSCR device is 0.5㎛~1.0㎛. And this structure reduces the latch-up phenomenon by using tum on/off character of N-channel and P-channel MOSFETs in SCR structure.
From the simulation results, the triggering voltage of the LILVTSCR is 2.8V~7.2V as the gate length of the LILVTSCR device is 0.5㎛~1.0㎛. And this structure reduces the latch-up phenomenon by using tum on/off character of N-channel and P-channel MOSFETs in SCR structure.
목차
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 결론
감사의 글
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
낮은 트리거링 전압 특성의 ESD 보호회로 Cell 설계
대한전자공학회 학술대회
2007 .07
-
낮은 트리거링 전압 특성의 ESD 보호회로 Cell 설계
대한전자공학회 학술대회
2007 .07
-
ESD 보호회로 내장형 고속 저 전압 BiCMOS LVDS 드라이버 설계에 관한 연구
대한전자공학회 학술대회
2006 .11
-
A Study on the novel LILVTSCR ESD Protection Circuit for High-Speed ICs
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
SCR 기반 양방향성 ESD보호회로의 설계 변수 변화에 따른 전기적 특성의 관한 연구
전기전자학회논문지
2015 .06
-
향상된 감내특성을 갖는 PMOS 삽입형 고전압용 ESD 보호회로에 관한 연구
전기전자학회논문지
2017 .09
-
SCR 기반 양방향성 ESD 보호 회로에 관한 연구
대한전자공학회 학술대회
2014 .06
-
높은 홀딩 전압을 갖는 SCR 기반 ESD 보호 회로
대한전자공학회 학술대회
2013 .07
-
출력단ESD보호회로의 설계 및 그 전기적 특성에 관한 연구 ( A Study on the Design of the Output ESD Protection Circuits and their Electrical Characteristics )
전자공학회논문지-A
1992 .11
-
Design of SCR-Based ESD Protection Circuit for 3.3 V I/O and 20 V Power Clamp
[ETRI] ETRI Journal
2015 .02
-
파워 클램프용 래치-업 면역 특성을 갖는 SCR 기반 ESD 보호회로
전기전자학회논문지
2014 .03
-
SCR-based ESD protection circuit with low trigger voltage and high robustness
대한전자공학회 학술대회
2017 .01
-
나노 급 IC에 적용가능한 낮은 트리거 전압을 갖는 SCR 기반의 새로운 ESD 보호 회로 설계에 관한 연구
대한전자공학회 학술대회
2009 .11
-
LVTSCR 기반의 2-Stack 구조 설계를 위한 ESD 보호회로에 관한 연구
전기전자학회논문지
2018 .09
-
New Thyristor Based ESD Protection Devices with High Holding Voltages for On-Chip ESD Protection Circuits
한국정보전자통신기술학회 논문지
2019 .04
-
Stack-SCR 기반 높은 홀딩 전압을 갖는 새로운 구조의 ESD 보호 회로
대한전자공학회 학술대회
2013 .11
-
파워 클램프용 높은 홀딩전압을 갖는 사이리스터 기반 새로운 구조의 ESD 보호회로
전기전자학회논문지
2013 .06
-
Smart Power IC를 위한 HBM 5000V급 ESD 보호회로 설계
대한전자공학회 학술대회
2009 .11
-
Smart Power IC를 위한 HBM 4000V ESD 보호회로 설계
대한전자공학회 학술대회
2007 .07
-
Smart Power IC를 위한 HBM 4000V ESD 보호회로 설계
대한전자공학회 학술대회
2007 .07
이 논문의 저자 정보
최근 본 자료
댓글(0)
0