지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2006.11
- 수록면
- 575 - 578 (4page)
이용수
이 논문의 연구 히스토리 (3)
2006
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
This paper presents the design of LVDS(Low- Voltage-Differential-Signaling) driver circuit for Gb/s-per-pin operation using BiCMOS process technology. To reduce chip area, LVDS driver’s switching devices were replaced with lateral bipolar devices. The designed lateral bipolar transister’s emitter size is 2*5㎛. Also the proposed LVDS driver is operated at 1.8V and the maximum data rate is 2.8Gb/s approximately.
In additional, novel SCR devices to protect the ESD phenomenon were designed. This structure reduces the latch-up phenomenon by using tum on/off character of N-channel and P-channel MOSFETs in SCR structure. Also the triggering voltage was simulated to 2.2V. Finally, The high speed I/O interface circuit with the low triggered ESD protection device in one-chip was designed.
In additional, novel SCR devices to protect the ESD phenomenon were designed. This structure reduces the latch-up phenomenon by using tum on/off character of N-channel and P-channel MOSFETs in SCR structure. Also the triggering voltage was simulated to 2.2V. Finally, The high speed I/O interface circuit with the low triggered ESD protection device in one-chip was designed.
목차
Abstract
Ⅰ. 서론
Ⅱ. 본론
Ⅲ. 결론
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
새로운 구조의 ESD 보호소자를 내장한 고속-저 전압 LVDS 드라이버 설계에 관한 연구
전기전자학회논문지
2006 .12
-
새로운 구조의 ESD 보호소자를 내장한 고속-저전압 LVDS Driver 설계
대한전자공학회 학술대회
2005 .11
-
The LVDS Driver with ESD protection circuit by using Bi-CMOS Technology
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
낮은 트리거링 전압 특성의 ESD 보호회로 Cell 설계
대한전자공학회 학술대회
2007 .07
-
낮은 트리거링 전압 특성의 ESD 보호회로 Cell 설계
대한전자공학회 학술대회
2007 .07
-
CMOS공정 기반의 고속-저 전압 BiCMOS LVDS 구동기 설계
전기전자학회논문지
2007 .03
-
저 전압 트리거형 ESD 보호소자를 탑재한 LVDS Driver 설계
대한전자공학회 학술대회
2005 .11
-
고속 저 전압 BiCMOS LVDS 회로 설계에 관한 연구
대한전자공학회 학술대회
2006 .06
-
New Thyristor Based ESD Protection Devices with High Holding Voltages for On-Chip ESD Protection Circuits
한국정보전자통신기술학회 논문지
2019 .04
-
나노 급 IC에 적용가능한 낮은 트리거 전압을 갖는 SCR 기반의 새로운 ESD 보호 회로 설계에 관한 연구
대한전자공학회 학술대회
2009 .11
-
SCR 기반 양방향성 ESD보호회로의 설계 변수 변화에 따른 전기적 특성의 관한 연구
전기전자학회논문지
2015 .06
-
SCR-based ESD protection circuit with low trigger voltage and high robustness
대한전자공학회 학술대회
2017 .01
-
ESD Protection Circuits with Low-Voltage Triggered SCR for RF Applications
대한전자공학회 학술대회
2008 .06
-
A Study on the ESD Protection Device with Low Trigger Voltage for High-Speed I/O
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2006 .07
-
양 방향성과 높은 홀딩전압을 갖는 사이리스터 기반 Whole-Chip ESD 보호회로
전기전자학회논문지
2013 .09
-
향상된 감내특성을 갖는 PMOS 삽입형 고전압용 ESD 보호회로에 관한 연구
전기전자학회논문지
2017 .09
-
파워 클램프용 래치-업 면역 특성을 갖는 SCR 기반 ESD 보호회로
전기전자학회논문지
2014 .03
-
낮은 트리거 전압과 높은 홀딩 전압을 갖는 새로운 구조의 ESD 보호회로에 관한 연구
대한전자공학회 학술대회
2009 .11
-
높은 홀딩 전압을 갖는 SCR 기반 ESD 보호 회로
대한전자공학회 학술대회
2013 .07
-
High Holding Voltage 특성을 갖는 고전압용 SCR 기반 ESD 보호회로에 관한 연구
대한전자공학회 학술대회
2016 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0