지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications ITC-CSCC : 2007
- 발행연도
- 2007.7
- 수록면
- 1,495 - 1,496 (2page)
이용수
초록· 키워드
오류제보하기
A novel ESD protection device, namely, Lachup Immunity Low Voltage Triggered SCR, is suggested for high speed I/O interface. Proposed device can reduce latch up phenomenon than conventional LVTSCR in normal operating condition as structure that PMOS is inserted on conventional LVTSCR's nwell inside. The electrical characteristic of the device has been experimentally studied by numeri ... 전체 초록 보기
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
SCR-based ESD protection circuit with low trigger voltage and high robustness
대한전자공학회 학술대회
2017 .01
-
Analysis of SCR Based ESD Protection Device with Optimized Low Trigger Voltage for Low Trigger Voltage Applications
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .12
-
나노 급 IC에 적용가능한 낮은 트리거 전압을 갖는 SCR 기반의 새로운 ESD 보호 회로 설계에 관한 연구
대한전자공학회 학술대회
2009 .11
-
A Low-Voltage-Triggering-Dual-directional SCR Device for ESD Protection
ICEIC : International Conference on Electronics, Informations and Communications
2008 .06
-
New Thyristor Based ESD Protection Devices with High Holding Voltages for On-Chip ESD Protection Circuits
한국정보전자통신기술학회 논문지
2019 .04
-
A Study on the ESD Protection Device with Low Trigger Voltage for High-Speed I/O
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2006 .07
-
Parallel PNP 및 N+ drift가 삽입된 높은 홀딩전압특성을 갖는 ESD보호회로에 관한 연구
전기전자학회논문지
2020 .09
-
높은 홀딩 전압을 갖는 SCR 기반 새로운 구조의 ESD 보호 소자
대한전자공학회 학술대회
2008 .11
-
High-Speed I/O Circuit을 위한 새로운 구조의 나노급 LILVTSCR ESD 보호회로에 대한 연구
대한전자공학회 학술대회
2006 .11
-
기판 바이어싱 기술을 이용한 낮은 트리거 전압을 갖는 ESD 보호회로 설계에 관한 연구
대한전자공학회 학술대회
2010 .11
-
LVTSCR 기반의 2-Stack 구조 설계를 위한 ESD 보호회로에 관한 연구
전기전자학회논문지
2018 .09
-
SCR-based ESD Protection Circuit with Low Trigger Voltage and High Robustness by Inserting the NMOS Structure
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2019 .06
-
높은 홀딩 전압과 향상된 감내 특성을 갖는 양방향 ESD 보호 소자에 관한 연구
대한전자공학회 학술대회
2020 .08
-
낮은 트리거링 전압 특성의 ESD 보호회로 Cell 설계
대한전자공학회 학술대회
2007 .07
-
낮은 트리거링 전압 특성의 ESD 보호회로 Cell 설계
대한전자공학회 학술대회
2007 .07
-
새로운 구조의 나노급 ESD 보호소자 설계 및 제작에 관한 연구
전기전자학회논문지
2005 .12
-
낮은 트리거 전압과 높은 홀딩 전압을 갖는 새로운 구조의 ESD 보호회로에 관한 연구
대한전자공학회 학술대회
2009 .11
-
향상된 감내특성을 갖는 PMOS 삽입형 고전압용 ESD 보호회로에 관한 연구
전기전자학회논문지
2017 .09
-
Stack 기술을 이용한 양방향 ESD 방전 경로를 갖는 ESD 보호회로에 관한 연구
대한전자공학회 학술대회
2019 .06
-
LIGBT-based ESD Protection Device with High Holding Voltage for 15 V Power IC Applications
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2019 .10
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004320944