지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2008.11
- 수록면
- 82 - 85 (4page)
이용수
초록· 키워드
오류제보하기
In this paper, we propose a new high-resolution, temperature-compensated cyclic CMOS time-to-digital converter. To achieve the requirements for high resolution and wide range, we presented a modified architecture such that the fine measurement is obtained by a residual encoder which measures the incomplete delay cycle at the end of the input pulse. By this way, the resulting resolution is almost equivalent to the delay of the delay cell. This system was designed and fabricated in TSMC CMOS 0.35um 2P4M process with the core area of 680x760u㎡. The range of the measurement, in the temperature between 0℃ and 100℃, can be up to 10μs with a resolution of 80ps and a power consumption of 1.88mW.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. ARCHITECTURE AND OPERATION
Ⅲ. CIRCUIT IMPLEMENTATION
Ⅳ. SIMULATION RESULTS
Ⅴ. LAYOUT AND PERFROMANCE SUMMARY
Ⅵ. CONCLUSION
Ⅶ. ACKNOWLEDGMENT
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A Low Power, Small Area Cyclic Time-to-Digital Converter in All-Digital PLL for DVB-S2 Application
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2013 .04
-
The Design of a 0.15 ps High Resolution Time-to-Digital Converter
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .06
-
Time-Windowing Technique을 사용한 Low-Power Time-to-Digital Converter (TDC)의 설계
대한전자공학회 학술대회
2013 .07
-
Low-Power, All Digital Phase-Locked Loop with a Wide-Range, High Resolution TDC
[ETRI] ETRI Journal
2011 .06
-
A New Cyclic Analog-to-Digital Converter for High Speed Applications
KITE JOURNAL OF ELECTRONICS ENGINEERING
1990 .01
-
A Low Power Cyclic Two-Step Time-to-Digital Converter with Startup Time Correction
한국통신학회 학술대회논문집
2017 .06
-
A High-Resolution Coarse-Fine Time-to-Digital Converter Reducing a Delay Mismatch in the Vernier Delay Line
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
The Vernier delay line based Time to Digital Converter with 2.5㎰ resolution for All-Digital Phased-Locked Loop
대한전자공학회 학술대회
2020 .08
-
디지털 회로를 이용한 순환 시간-디지털 변환기의 구현
대한전자공학회 학술대회
2011 .11
-
Time-domain Temperature Sensor using Two Stage Vernier type Time to Digital Converter for Mobile Application
대한전자공학회 ISOCC
2012 .11
-
버니어 지연단을 이용한 26ps, 8비트 게이티드 링 오실레이터 시간-디지털 변환기의 설계
전자공학회논문지-SD
2011 .02
-
버니어 3단 시간 디지털 변환기의 연구
대한전자공학회 학술대회
2011 .04
-
Self-resettable TDC 기반의 CMOS 온도센서
대한전자공학회 학술대회
2016 .06
-
시간-디지털 변환기의 성능 개선에 대한 연구
전자공학회논문지-IE
2012 .03
-
지연 버퍼를 이용한 펄스 수축 방식 온도센서 설계
대한전자공학회 학술대회
2016 .11
-
A Novel High Throughput High Resolution Two-Stage Oscillator-Based TDC
대한전자공학회 ISOCC
2013 .11
-
펄스 폭 비교기를 이용한 시간-디지털 방식 온도센서 설계
대한전자공학회 학술대회
2017 .06
-
A 1.35ps Resolution Vernier TDC for Fine-Resolution ADC
대한전자공학회 학술대회
2019 .06
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001758342