지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2010.11
- 수록면
- 47 - 50 (4page)
이용수
초록· 키워드
오류제보하기
3D integration increases chip integration density, reduces wire length, wire delay and power consumption on wires. However, increased power density causes increase of temperature, which results in the increase of leakage power consumption and performance degradation. In this paper, we propose a solution to compromise these issues on stacking cache memory on a processor core. Experimental results have shown that the proposed method yields, on the average, 16% performance improvement in terms of instructions per second compared to conventional method. The proposed method also reduces energy consumption by 20% on average, in terms of energy per
instruction.
instruction.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. PROBLEM DEFINITION
Ⅲ. MATHMATICAL MODEL OF PROBLEM
Ⅳ. SOLUTION
Ⅴ. EXPERIMENTAL RESULT
Ⅵ. CONCLUSION
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
DVFS 가능한 프로세서에서 성능을 최대로 하기 위한 3차원 적층 L2 캐시의 설계
대한전자공학회 학술대회
2010 .06
-
DVFS 가능한 프로세서에서 성능을 최대로 하기 위한 3차원 적층 L2 캐시의 설계
대한전자공학회 학술대회
2010 .06
-
Temperature-Aware Energy Minimization of 3D-Stacked L2 DRAM Cache through DVFS
대한전자공학회 ISOCC
2012 .11
-
An auto-resize cache structure for high-performance and low-power
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
Selective Access to the Instruction Cache for Low-Power Embedded Systems
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
A Single Cycle Accessible Two-Level Cache Architecture for Reducing the Energy Consumption of Embedded Systems
대한전자공학회 ISOCC
2008 .11
-
Energy Consumption Evaluation for Two-Level Cache with Non-Volatile Memory Targeting Mobile Processors
IEIE Transactions on Smart Processing & Computing
2013 .08
-
Adaptive Cache-Line Size Management on 3D Integrated Microprocessors
대한전자공학회 ISOCC
2009 .11
-
Variable latency L1 data cache architecture design in multi-core processor under process variation
한국컴퓨터정보학회논문지
2015 .09
-
저전력 1차 명령어 캐쉬를 위한 명령어 흐름 기반 이른 웨이 결정 기법
한국컴퓨터정보학회논문지
2016 .09
-
A study on the Efficiency Cache Model based on the Embedded Systems
INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING
2014 .06
-
On Power and Performance Tradeoff of L2 Cache Compression
대한전자공학회 ISOCC
2010 .11
-
A Study on Constructing the Embedded Systems based on Higher value
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
누전 에너지 관리를 고려한 공유 캐시 파티션 정책
대한전자공학회 학술대회
2007 .11
-
3D graphics cache system to maximize memory utilization for an embedded system
대한전자공학회 ISOCC
2009 .11
-
선택적 캐시 플러시를 위한 캐시 구현
대한전자공학회 학술대회
2015 .11
-
저전력 집합연관 캐시를 위한 효과적인 알고리즘
대한임베디드공학회논문지
2014 .01
-
Exploring GPU Data Cache Leakage Management Techniques
Journal of Computing Science and Engineering
2018 .09
-
Performance and Energy-Efficiency Analysis of Hybrid Cache Memory based on SRAM-MRAM
대한전자공학회 ISOCC
2012 .11
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001488905