지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications ITC-CSCC : 2002 Proceedings
- 발행연도
- 2002.7
- 수록면
- 1,546 - 1,549 (4page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
Abstract
1. Introduction
2. Basic ADCL Circuit
3. Expandable 4-bit Adder/Subtracter
4. Fabrication and Evaluation of the IC
5. ADCL 4-bit Adder/Subtracter Circuit
6. Charge Recovery Power Supply Circuit
7. Conclusion
Reference
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A 1bit Carry Propagate Free Adder/Subtracter VLSI Using Adiabatic Dynamic CMOS Logic Circuit Technology
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2002 .07
-
Bootstrapped CMOS Differential Logic 기술을 채용한 Near-VTH Supply에서 동작하는 64-Bit Adder 설계
대한전자공학회 학술대회
2008 .06
-
Adiabatic Dynamic CMOS Logic Circuit for Ultra Low Power Systems
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
1998 .01
-
차세대 ASIC 라이브러리를 위한 고속 저전력 조건 선택 덧셈기/뺄셈기의 설계
전자공학회논문지-SD
2000 .11
-
Very Efficient Adiabatic Logic for Low Power Circuit Design
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2004 .07
-
Optimized Design of Low-power Adiabatic Dynamic CMOS Logic Digital 3-bit PWM for SSL Dimming System
IEIE Transactions on Smart Processing & Computing
2013 .08
-
Bootstrapped CMOS Differential Logic 기술을 채용한 Near-VTH Supply에서 동작하는 64-Bit Adder 설계
대한전자공학회 학술대회
2008 .06
-
8 bit CMOS ALU를 위한 Adder설계 ( Design of Adder for 8 bit CMOS ALU )
대한전자공학회 학술대회
1995 .01
-
Adiabatic Logic versus CMOS for Low Power Applications
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
새로운 동적 CMOS 논리 설계방식을 이용한 고성능 32비트 가산기 설계 ( Design of a High-Speed 32-Bit Adder Using a New Dynamic CMOS Logic )
전자공학회논문지-A
1996 .03
-
1bit 전가산기와 4bit 덧셈 연산기 74LS283에서의정 논리와 부 논리에 대한 분석
대한전기학회 학술대회 논문집
2000 .11
-
An Adiabatic Quasi-Static CMOS Circuit
ICVC : International Conference on VLSI and CAD
1997 .01
-
Analysis on Full Adder with Restoring Function in Nominal and Low Supply Voltage
대한전자공학회 학술대회
2017 .01
-
Symmetric Adiabatic Logic Circuits against Differential Power Analysis
[ETRI] ETRI Journal
2010 .02
-
A Design of High-Speed 1-Bit Full Adder Cell using 0.18 ㎛ CMOS Process
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
-
고속동작 가능한 새로운 1-비트 전가산기 설계
대한전자공학회 학술대회
2007 .11
-
고속 64 비트 CMOS 뎃셈기의 구조 및 설계 ( An Architecture and Design of a Fast 64-bit Static CMOS Adder )
대한전자공학회 학술대회
1996 .01
-
Borrow Look-ahead Subtracter 설계에 대한 분석
대한전기학회 학술대회 논문집
2000 .11
-
전류 모드 CMOS 다치 논리 회로를 이용한 전가산기 설계
대한전기학회 학술대회 논문집
2003 .11
-
전류 모드 CMOS 다치 논리 회로를 이용한 전가산기 설계
대한전기학회 학술대회 논문집
2003 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-001315661