지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 ICEIC : International Conference on Electronics, Informations and Communications ICEIC : 2008
- 발행연도
- 2008.6
- 수록면
- 460 - 463 (4page)
이용수
초록· 키워드
오류제보하기
We implemented a decoder for low-density paritycheck (LDPC) codes intended for NAND flash memory error correction. Since the input is given as a binary valued signal, a hard-decision bit flipping based decoding algorithm is used. To simplify the hardware, a circular shiftregister based partially parallel decoding architecture is employed. With this architecture, it is very easy to increase the throughput or reduce the power consumption by raising the parallel factor. The implemented decoder, which employs a (4161, 3431) projective geometry-based LDPC code, operates at 400 Mbit/s throughput with the parallel factor of 32. Synthesized using a 0.25㎛ CMOS technology, the proposed decoder consumed 208 ㎽ with 2.5 V supply.
목차
Abstract
1. Introduction
2. LDPC code construction and the error performance simulation
3. Decoder architecture
4. FPGA and ASIC implementation results
5. Concluding remarks
Acknowledgment
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
IEEE 802.16e WiMAX용 (576,288) LDPC 복호기 설계
대한전자공학회 학술대회
2011 .06
-
Memory Efficient Decoder Design of Nonbinary LDPC Codes
대한전자공학회 ISOCC
2011 .11
-
Low Complexity Full Parallel Multi-Split LDPC Decoder Reusing Sign Wire of Row Processor
대한전자공학회 ISOCC
2012 .11
-
A Multi-mode LDPC Decoder for IEEE 802.16e Mobile WiMAX
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2012 .03
-
Novel Implementation for the LDPC-Decoders Based on Factor Graph
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2004 .07
-
Efficient Forced Convergence Algorithm for Low Power LDPC Decoders
대한전자공학회 ISOCC
2013 .11
-
A Study Into High-Throughput Decoder Architectures For High-Rate LDPC Codes
대한전자공학회 ISOCC
2012 .11
-
PG-LDPC 부호를 위한 Soft Bit-Flipping 복호기의 파이프라인 구현
대한전자공학회 학술대회
2009 .07
-
An Area-efficient Half-row Pipelined Layered LDPC Decoder Architecture
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .12
-
디지털 방송 시스템을 위한 효율적인 LDPC 복호기 설계
한국방송미디어공학회 학술발표대회 논문집
2011 .11
-
Efficient Reed-Solomon Based LDPC Decoders
대한전자공학회 ISOCC
2011 .11
-
1.4 Gbps 비이진 LDPC 코드 복호기를 위한 Fully-Parallel 아키텍처
전자공학회논문지
2016 .04
-
부분병렬 알고리즘 기반의 LDPC 부호 구현 방안
한국정보전자통신기술학회 논문지
2011 .12
-
An Efficient Implementation of LDPC Decoder with Partial Parallel Algorithm for DVB-S2 System
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
-
A Selective-input Non-binary LDPC Decoder Architecture
대한전자공학회 ISOCC
2011 .11
-
An Efficient Overlapped LDPC Decoder with a Upper Dual-diagonal Structure
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2013 .02
-
A power-saving 1Gbps Irregular LDPC Decoder based on high-efficiency messagepassing
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
-
IEEE 802.16e WiMAX용 (2304,1152) LDPC 복호기 설계
대한전자공학회 학술대회
2010 .11
-
Min-Sum 알고리즘 기반 LDPC 복호화기를 위한 저전력 갱신생략 방법
대한전자공학회 학술대회
2014 .06
이 논문의 저자 정보
이 논문과 함께 이용한 논문
대형 유성기어박스의 정역회전 내구성시험장치 개발에 관한 연구
이용범
,
김광민
한국생산제조학회지
2012
.04
Radix-3 Quasi Shift Network For Reconfigurable QC-LDPC Decoders
Sabooh Ajaz
,
Hanho Lee
대한전자공학회 ISOCC
2013
.11
혼합된 PAM Mapping 과 LDPC 부호의 Trapping Set 감소
강순영
,
박연희
,
문재균
대한전자공학회 학술대회
2011
.06
전 병렬구조 기반 8.1 Gbps 고속 및 다중 모드 QC-LDPC 복호기
정용민
,
정윤호
,
이성주
외 1명
전자공학회논문지
2013
.11
A Multi-mode LDPC Decoder for IEEE 802.16e Mobile WiMAX
Kyung-Wook Shin
,
Hae-Ju Kim
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2012
.03
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004332264