지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 ICEIC : International Conference on Electronics, Informations and Communications ICEIC : 2008
- 발행연도
- 2008.6
- 수록면
- 343 - 346 (4page)
이용수
이 논문의 연구 히스토리 (5)
2008
An Effective Test and Diagnosis Algorithm for Dual-Port Memories
Youngkyu Pa
,
k
,
Myung-Hoon Yang
외 3명
[ETRI] ETRI Journal
2008.08
학술저널
An Efficient BIST Architecture for Embedded RAMs
Youngkyu Pa
,
k
,
Jaeseok Pa
외 2명
ICEIC : International Conference on Electronics, Informations and Communications
2008.06
학술대회자료
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
In this paper, a new BIST(Built-In Self-Test) structure for efficient test of embedded RAMs is proposed. In proposed embedded memory BIST(EMBIST) architecture, various algorithms are allowed to be executed, and just one controller can test more than one embedded memories. And, the proposed EMBIST has efficient structure that requires smaller hardware overhead. The experimental result demonstrates the effectiveness of proposed EMBIST architecture.
목차
Abstract
1. Introduction
2. Previous Work
3. Proposed EMBIST Architecture
4. EMBIST Function
5. Verification
6. Conclusions
Acknowledgments
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Embedded RAM 테스트를 위한 BIST 회로 설계
대한전자공학회 학술대회
1996 .11
-
An Efficient BIST (Built-in Self-test) for A/D converters
대한전자공학회 ISOCC
2007 .10
-
A New BIST Architecture for Word Oriented Memory
대한전자공학회 ISOCC
2006 .10
-
An Area Efficient Programmable Built-In Self-Test for Embedded Memories Using an Extended Address Counter
대한전자공학회 ISOCC
2010 .11
-
A New Low Power BIST Architecture Based on Probability Models
대한전자공학회 ISOCC
2007 .10
-
효율적인 캐쉬 테스트 알고리듬 및 BIST 구조 ( An Effective Cache Test Algorithm and BIST Architecture )
전자공학회논문지-C
1999 .12
-
Embedded RAM 테스트를 위한 BIST 회로 설계 ( Design of BIST Cicuit for Multiple RAM Modules Embedded in ASIC )
대한전자공학회 학술대회
1996 .11
-
고장 모델 기반 메모리 BIST 회로 생성 시스템 설계
전자공학회논문지-SD
2005 .02
-
A New Hardware Efficient Interconnect BIST
대한전자공학회 ISOCC
2005 .10
-
An Efficient BIST Architecture for Boards with Multiple Scan Chains
ICVC : International Conference on VLSI and CAD
1997 .01
-
P1838 표준의 Memory BIST를 재활용 한 3차원으로 적층 된 플랫 메모리 자체 테스트 기법
한국통신학회 학술대회논문집
2015 .01
-
플래시 메모리를 위한 유한 상태 머신 기반의 프로그래머블 자체 테스트
전자공학회논문지-SD
2007 .06
-
A BIST RAM Architecture With Parallel Testing in a Microprogram ROM
ICVC : International Conference on VLSI and CAD
1991 .01
-
An Efficient BIST Architecture for Embedded Dual-Port Memories
대한전자공학회 ISOCC
2007 .10
-
A Programmable Memory BIST for Embedded Memory
대한전자공학회 ISOCC
2008 .11
-
BIST structure based on new Random Access Scan architecture for Low Power Scan Test
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
입력신호 그룹화 방법에 의한 BIST의 테스트 시간 감소 ( Test Time Reduction of BIST by Primary Input Grouping Method )
전자공학회논문지-SD
2000 .08
-
연상 메모리를 위한 BIST 회로 설계에 관한 연구 ( A Study on design BIST Circuit for Content Addressable Memory )
한국통신학회 학술대회논문집
1996 .01
-
A Study on the Built-In Self-Test for AC Parameter Testing of SDRAM using Image Graphic Controller
한국음향학회지
2001 .01
-
반도체 메모리의 Built-In Self Test ( BIST )
전자공학회지
1992 .05
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004331934