지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications ITC-CSCC : 2009
- 발행연도
- 2009.7
- 수록면
- 812 - 815 (4page)
이용수
초록· 키워드
오류제보하기
Existing serial scan-based BIST(Built-In Self-Test) structure causes such problems as high test power dissipation and long test application time due to serial shifting characteristics with regard to testing. The high switching activity might cause a potential damage to circuits and reduce credibility and yield of circuits. In order to resolve the problems, we propose a new RAS(Random Access Scan) architecture-based BIST structure. The structure does not implement serial shifting, so test application time and Flip-Flops switching activity are reduced. In addition, since it is BIST structure, an effective test can be realized without auxiliary test equipment. According to experimental results on ITC99 and ISCAS89, switching activity is reduced by 34.99% on average in the suggested structure compared to the serial scan architecture BIST structure.
목차
Abstract
1. Introduction
2. Previous Work
3. Proposed BIST structure based on RAS architecture for reducing switching activity
4. Experimental and Simulation Results
5. Conclusion
Acknowledgements
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
스캔 분할 기법을 이용한 저전력 Test-Per-Scan BIST
대한전자공학회 학술대회
2003 .07
-
BIST 환경에서의 천이 억제 스캔 셀 구조
전자공학회논문지-SD
2006 .06
-
회로분할과 테스트 입력 벡터 제어를 이용한 저전력 Scan-based BIST 설계
대한전자공학회 학술대회
2001 .06
-
Reducing Test Power and Improving Test Effectiveness for Logic BIST
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2014 .10
-
스캔입력 변형기법을 통한 새로운 저전력 스캔 BIST 구조
전자공학회논문지-SD
2008 .06
-
An Efficient BIST Architecture for Boards with Multiple Scan Chains
ICVC : International Conference on VLSI and CAD
1997 .01
-
A New Low Power BIST Architecture Based on Probability Models
대한전자공학회 ISOCC
2007 .10
-
TRACE : Transition Repression Architecture for low power scan CEll in BIST environment
대한전자공학회 ISOCC
2006 .10
-
효율적인 캐쉬 테스트 알고리듬 및 BIST 구조 ( An Effective Cache Test Algorithm and BIST Architecture )
전자공학회논문지-C
1999 .12
-
입력신호 그룹화 방법에 의한 BIST의 테스트 시간 감소 ( Test Time Reduction of BIST by Primary Input Grouping Method )
전자공학회논문지-SD
2000 .08
-
An Efficient BIST (Built-in Self-test) for A/D converters
대한전자공학회 ISOCC
2007 .10
-
고장 모델 기반 메모리 BIST 회로 생성 시스템 설계
전자공학회논문지-SD
2005 .02
-
2-패턴 테스트를 고려한 스캔 기반 BIST 구조
전자공학회논문지-SD
2003 .10
-
분할 및 병렬 처리 방법에 의한 BIST의 테스트 시간 감소
전기학회논문지 D
2000 .06
-
혼합 모드 BIST 테스트 패턴 생성기
전기학회논문지
1998 .07
-
Boundary-Scan 환경에서의 LFSR를 이용한 BIST 실현 ( BIST Implementation using LFSR in Boundary-Scan Environments )
대한전자공학회 학술대회
1994 .01
-
반도체 메모리의 Built-In Self Test ( BIST )
전자공학회지
1992 .05
-
플래시 메모리를 위한 유한 상태 머신 기반의 프로그래머블 자체 테스트
전자공학회논문지-SD
2007 .06
-
VHDL을 이용한 테스트 알고리즘의 BIST 회로 설계
한국음향학회지
1999 .01
-
BIST를 지원하는 경계 주사 회로 자동 생성기
한국통신학회논문지
2002 .01
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004021808