지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2007.7
- 수록면
- 845 - 846 (2page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
PLL(Phase Locked Loop) are widely used circuit technique in modern electronic systems. In this paper, We propose the PLL using high performance PFD(Phase Frequency Detector). We design the PFD by using TSPC (True Single Phase Clock)circuit to improve the performance and solve the dead-zone problem. We use CP(Charge Pump) and LP(Loop filter) for Negative feedback and current reusing in order to solve current mismatch and switch mismatch problem. The VCO(V ... 전체 초록 보기
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
고속 저전압 위상 동기 루프(PLL) 설계
대한전기학회 학술대회 논문집
2007 .04
-
Design of High Performance PFD(Phase Frequency Detector) Circuit for PLL(Phase Locked Loop)
대한전자공학회 학술대회
2007 .07
-
모바일 시스템에 필요한 향상된 위상주파수검출기를 이용한 위상고정루프
대한전기학회 학술대회 논문집
2007 .04
-
Edge Blocking Phase Frequency Detector을 이용한 고속 Phase Locked Loops
대한전자공학회 학술대회
2012 .06
-
PLL(phase locked loop)을 이용한 No Spike 위상/주파수 검출기의 설계
대한전자공학회 학술대회
2003 .07
-
A 32㎚ and 0.9V CMOS Phase-Locked Loop with Leakage Current and Power Supply Noise Compensation
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2007 .03
-
고주파 PLL을 위한 VCO 및 PFD 설계에 관한 연구
전기학회논문지
1998 .11
-
Initial Frequency Preset Technique for Fast Locking Fractional-N PLL Synthesizers
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .08
-
Phase-Locked Loop with Leakage and Power/Ground Noise Compensation in 32nm Technology
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2007 .12
-
입력전압 1.2V의 2중 PFD를 이용한 PLL회로 설계
대한전자공학회 학술대회
2011 .11
-
A Spur free 0.4-V 88-㎼ 200-㎒ Phase-Locked Loop
대한전자공학회 ISOCC
2013 .11
-
고속 동작 및 저전압 PLL을 위한 위상 주파수 검출기 설계
대한전자공학회 학술대회
2007 .11
-
능동필터를 이용한 빠른 Lock Time을 갖는 PLL
전자공학회논문지
2018 .10
-
A Method to Improve the Performance of Phase-Locked Loop (PLL) for a Single-Phase Inverter Under the Non-Sinusoidal Grid Voltage Conditions
전력전자학회논문지
2018 .08
-
A Method to Improve the Performance of Phase-Locked Loop (PLL) for a Single-Phase Inverter Under the Non-Sinusoidal Grid Voltage Conditions
전력전자학회 학술대회 논문집
2017 .11
-
고주파 PLL을 위한 고주파 VCO 및 PFD 설계에 관한 연구 ( A Study on the design VCO & PFD for high frequency PLL )
대한전자공학회 학술대회
1998 .01
-
빠른 Lock-Time을 위한 다중 이득 제어 디지털 위상 주파수 검출기
전자공학회논문지
2014 .02
-
2.0Gb/s/pin 이상의 DRAM 인터페이스를 위한 Reference Clock-Based Locking Time을 갖는 Phase-Looked Loop
대한전자공학회 학술대회
2007 .05
이 논문의 저자 정보
이 논문과 함께 이용한 논문
고속 PLL을 위한 이중구조 PFD
조정환
,
정정화
전자공학회논문지-IE
2002
.03
고속 동작 및 저전압 PLL을 위한 위상 주파수 검출기 설계
손위
,
서해준
,
김영운
외 2명
대한전자공학회 학술대회
2007
.11
Design of High Performance PFD(Phase Frequency Detector) Circuit for PLL(Phase Locked Loop)
황인호
,
조상복
대한전자공학회 학술대회
2007
.07
고속 저전압 위상 동기 루프(PLL) 설계
황인호
,
조상복
대한전기학회 학술대회 논문집
2007
.04
고주파 PLL을 위한 고주파 VCO 및 PFD 설계에 관한 연구 ( A Study on the design VCO & PFD for high frequency PLL )
진태
,
전동환
,
박수양
외 1명
대한전자공학회 학술대회
1998
.01
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004329972