지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.7 No.4
- 발행연도
- 2007.12
- 수록면
- 241 - 246 (6page)
이용수
이 논문의 연구 히스토리 (3)
2007
Phase-Locked Loop with Leakage and Power/Ground Noise Compensation in 32nm Technology
Kyung Ki Kim
,
Yong-Bin Kim
,
Young Jun Lee
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2007.12
학술저널
Phase-Locked Loop with Leakage and Power/Ground Noise Compensation in 32nm Technology
Kyung Ki Kim
,
Yong-Bin Kim
,
Young Jun Lee
대한전자공학회 ISOCC
2007.10
학술대회자료
A 32㎚ and 0.9V CMOS Phase-Locked Loop with Leakage Current and Power Supply Noise Compensation
Kyung Ki Kim
,
Yong-Bin Kim
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2007.03
학술저널
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
This paper presents two novel compensation circuits for leakage current and power supply noise (PSN) in phase locked loop (PLL) using a nanometer CMOS technology. The leakage compensation circuit reduces the leakage current of the charge pump circuit and the PSN compensation circuit decreases the effect of power supply variation on the output frequency of VCO. The PLL design is based on a 32nm predictive CMOS technology and uses a 0.9 V power supply voltage. The simulation results show that the proposed PLL achieves 88% jitter reduction at 440 MHz output frequency compared to the PLL without leakage compensator and its output frequency drift is little to 20% power supply voltage variations. The PLL has an output frequency range of 40 M~725 MHz with a multipli-cation range of 1-1023, and the RMS and peak-to-peak jitter are 5psec and 42.7 psec, respectively.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. PROPOSED PLL CIRCUIT
Ⅲ. EXPERIMENTAL RESULTS
Ⅳ. CONCLUSIONS
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A 32㎚ and 0.9V CMOS Phase-Locked Loop with Leakage Current and Power Supply Noise Compensation
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2007 .03
-
The Impact of Gate Leakage Current on PLL in 65 ㎚ Technology : Analysis and Optimization
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2012 .03
-
500-MHz부터 1.2-GHz까지의 동작 주파수에서 일정한 루프 대역폭을 갖는 메모리 컨트롤러 PLL
대한전자공학회 학술대회
2010 .06
-
Phase-Locked Loop with Leakage and Power/Ground Noise Compensation in 32nm Technology
대한전자공학회 ISOCC
2007 .10
-
Design of High Performance PFD(Phase Frequency Detector) Circuit for PLL(Phase Locked Loop)
대한전자공학회 학술대회
2007 .07
-
A Spur free 0.4-V 88-㎼ 200-㎒ Phase-Locked Loop
대한전자공학회 ISOCC
2013 .11
-
A Low-Jitter Phase-Locked Loop Based on a Charge Pump Using a Current-Bypass Technique
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2014 .06
-
고속 저전압 위상 동기 루프(PLL) 설계
대한전기학회 학술대회 논문집
2007 .04
-
A Dual-loop Phase Locked Loop with Frequency to Voltage Converter
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2019 .06
-
A 8.35-㎓ Low Phase Noise PLL in 130-㎚ CMOS
대한전자공학회 ISOCC
2012 .11
-
저전력 저잡음 클록 합성기 PLL 설계
대한전기학회 학술대회 논문집
2006 .10
-
실시간 시뮬레이션 시스템을 이용한 PLL 설계
Proceedings of KIIT Conference
2018 .06
-
A Method to Improve the Performance of Phase-Locked Loop (PLL) for a Single-Phase Inverter Under the Non-Sinusoidal Grid Voltage Conditions
전력전자학회 학술대회 논문집
2017 .11
-
외란 보상을 위한 새로운 고속 위상 추종 알고리즘
한국생산제조학회 학술발표대회 논문집
2012 .04
-
여러 Power Distribution Networks에서 PLL의 지터 성능 분석
대한전자공학회 학술대회
2008 .05
-
A single-phase PWM Inverter Controlling Based on PLL Compensation With Nonlinear Loads
제어로봇시스템학회 국제학술대회 논문집
2009 .08
-
A New PLL System using Full Order Observer and PLL System Modeling in a Single Phase Grid-Connected Inverter
ICPE(ISPE)논문집
2011 .05
-
5GHz 4-Phase Integer-N All-Digital PLL의 설계
대한전자공학회 학술대회
2012 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-014942719