지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2009.7
- 수록면
- 576 - 577 (2page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
This work describes a stream clock recovery circuit for the DisplayPort standard of Video Electronics Standard Association (VESA). The stream clock recovery circuit regenerates the stream clock using the time stamps values, ... 전체 초록 보기
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
2nd-ΣΔ 변조기를 이용한 DisplayPort용 Stream Clock Recovery 회로 구현
대한전자공학회 학술대회
2009 .07
-
A 1.62/2.7/5.4 Gbps Clock and Data Recovery Circuit for DisplayPort 1.2 with a single VCO
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2013 .06
-
이중 보간 방식을 이용한 CMOS 클록 데이터 복원회로
대한전자공학회 학술대회
2009 .07
-
Referenceless Clock and Data Recovery algorithm for DisplayPort v1.2
대한전자공학회 ISOCC
2012 .11
-
A 2.7Gbps & 1.62Gbps Dual-Mode Clock and Data Recovery for DisplayPort
대한전자공학회 ISOCC
2008 .11
-
A New Burst Mode Clock and Data Recovery Circuit
대한전자공학회 ISOCC
2007 .10
-
A 5-Gb/s Half-Rate Clock Recovery Circuit
대한전자공학회 ISOCC
2006 .10
-
Design of Clock Gears for Low-power Media Bus
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2008 .07
-
Variable Rate Clock and Data Recovery Circuit for Biomedical Application
대한전자공학회 ISOCC
2012 .11
-
Spread Spectrum Clock Generator for DisplayPort
대한전자공학회 ISOCC
2008 .11
-
A 0.18-μm CMOS, 10-Gb/s Injection-Locked Clock and Data Recovery Circuit
대한전자공학회 ISOCC
2007 .10
-
A 5-Gb/s Half-rate Clock Recovery Circuit in 0.25-μm CMOS Technology
대한전자공학회 ISOCC
2006 .10
-
결합 보간 필터를 이용한 QSPK Clock Recovery 회로 ( A QPSK clock recovery circuit based on a combined filter )
한국통신학회논문지
2001 .06
-
광대역 전디지털 클록 데이터 복원회로 설계
전기학회논문지
2012 .11
-
A 40 Gb/s Clock and Data Recovery Module with Improved Phase-Locked Loop Circuits
[ETRI] ETRI Journal
2008 .04
-
Design Methodologies for Reliable Clock Networks
Journal of Computing Science and Engineering
2012 .12
-
Clock Design Techniques Considering Circuit Reliability
대한전자공학회 ISOCC
2011 .11
-
Design and Characterization of a 10 Gb/s Clock and Data Recovery Circuit Implemented with Phase-Locked Loop
[ETRI] ETRI Journal
1999 .06
-
안전한 MCU 클럭 보호를 위한 온칩 클럭 검사기 기반 자동화된 글리치 프리 백업 클럭 변환 기법
대한전자공학회 학술대회
2015 .06
-
100Mb/s~3Gb/s 전디지털 클록 데이터 복원회로 설계
대한전자공학회 학술대회
2012 .11
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2010-569-002347010