지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2009.7
- 수록면
- 68 - 73 (6page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 CMOS 회로를 이용하여 디스플레이포트(DisplayPort)에 사용 가능한 스프레드 스펙트럼 클록 발생기(SSCG)를 제안하고 구현하였다. 스프레드 스펙트럼 클록 발생기를 1-1 MASH 시그마-델타 변조기(Sigma-delta modulator)를 이용한 분수형 분주기를 사용하여 분주비를 변화시켜 확산시키는 구조를 사용하였다. MASH 1-1 시그마-델타 변조기를 사용하게 되면 회로구성이 용이해지고 면적일 줄일 수 있는 장점이 있다. 시그마 델타 변조기를 이용한 스프레드스펙트럼 생성기의 장점은 확산비율과 변조율을 시그마 델타 변조기의 입력 값을 변조하여 정확하게 조절할 수 있다는 것이다. 확산비율과 변조율은 디스플레이포트 표준 스펙에 만족되도록 설계하였고, 디스플레이포트 링크심볼클록인 270㎒/162㎒ 듀얼 모드 클록에서도 만족하도록 설계하였다. 그리고 변조파형은 33KHz의 삼각파의 형태를 취하고 있고, 0.25%의 다운스프레드 스펙트럼 클록이 발생한다. 스프레드 스펙트럼 클록 발생기의 세부 설계블록들은 모두 풀커스텀 방식으로 설계하였다. 또한 0.18㎛ 1P-6M CMOS 공정을 사용하여 설계 및 제작되었으며, 레이아웃 된 전체 블록의 면적은 0.620㎜ X 0.780㎜이었다. 칩 측정결과 디스플레이포트 동작기준을 잘 만족함을 보였다.
목차
요약
Abstract
Ⅰ. Introduction
Ⅱ. Proposed SSCG Architecture
Ⅲ. Measurement Result
IV. Conclusion
References
저자소개
참고문헌 (10)
참고문헌 신청
1. [학술지(정기간행물)] - Wei-Ta chen / 2005 / A Spread Spectrum Clock Generator for SATA-Ⅱ / IEEE International Symposium on Circuits and System 3 : 2643 ~ 2646
2. [기타자료] - VESA / 2008 / VESA DisplayPort Standard, Version 1, Revision 1a
3. [학술지(정기간행물)] - J. G. Maneatis / 1996 / Low-Jitter Process-Independent DLL and PLL Based on Self-Biased Techniques / IEEE Journal of Solid-state Circuits 31 (11) : 1723 ~ 1732
4. [학술대회논문] - Hyung-Rok Lee / 2005 / A Low-Jitter 5000ppm Spread Spectrum Clock Generator for Multi- channel SATA Transceiver in 0.18µm CMOS / IEEE International Solid-State Circuits Conference. Dig. Tech. Papers : 162 ~ 163
5. [학술대회논문] - Masaru Kokubo / 2005 / Spread-Spectrum Clock Generator for Serial ATA using Fractional PLL controlled by Σ-Δ Modulator with Level Shifter / IEEE International Solid-State Circuits Conference. Dig. Tech. Papers : 160 ~ 162
2. [기타자료] - VESA / 2008 / VESA DisplayPort Standard, Version 1, Revision 1a
3. [학술지(정기간행물)] - J. G. Maneatis / 1996 / Low-Jitter Process-Independent DLL and PLL Based on Self-Biased Techniques / IEEE Journal of Solid-state Circuits 31 (11) : 1723 ~ 1732
4. [학술대회논문] - Hyung-Rok Lee / 2005 / A Low-Jitter 5000ppm Spread Spectrum Clock Generator for Multi- channel SATA Transceiver in 0.18µm CMOS / IEEE International Solid-State Circuits Conference. Dig. Tech. Papers : 162 ~ 163
5. [학술대회논문] - Masaru Kokubo / 2005 / Spread-Spectrum Clock Generator for Serial ATA using Fractional PLL controlled by Σ-Δ Modulator with Level Shifter / IEEE International Solid-State Circuits Conference. Dig. Tech. Papers : 160 ~ 162
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
2.7Gbps/1.62Gbps DisplayPort 송신기용 PLL 및 확산대역 클록 발생기의 설계
전자공학회논문지-SD
2010 .02
-
Spread Spectrum Clock Generator for DisplayPort
대한전자공학회 ISOCC
2008 .11
-
실시간 제약 조건의 동적 / 정적 변환을 통한 클록 동기화 문제 해결
한국정보과학회 학술발표논문집
1998 .10
-
1/4-rate 클록을 이용한 이중 보간 방식 기반의 CDR
전자공학회논문지-SC
2009 .01
-
1/4-rate 위상선택방식을 이용한 클록 데이터 복원회로
전자공학회논문지-SC
2009 .01
-
DisplayPort용 TxPLL과 Spread Spectrum Clock Generator의 설계
대한전자공학회 학술대회
2009 .05
-
DLL을 이용한 다중 변조 비율 확산대역클록 발생기
전기전자학회논문지
2011 .03
-
DisplayPort 인터페이스 송신기 설계 및 FPGA 검증
대한전자공학회 학술대회
2015 .11
-
FPGA를 이용한 DisplayPort의 SSCG 기능 제거 구현
대한전자공학회 학술대회
2019 .11
-
LVDS 구동 회로를 이용한 3.125Gb/s/ch 저전력 CMOS 송수신기
전자공학회논문지-SD
2009 .09
-
Sensor Utility Network를 위한 저전력 Burst 클록-데이터 복원 회로를 포함한 클록 시스템
전기전자학회논문지
2019 .09
-
GPS를 이용한 정밀 동기 클록 발생기 설계 ( Design of The Precise Synchronized Clock Generator using GPS )
전자공학회논문지-SD
2001 .06
-
불연속 주파수 변조 기법을 이용한 낮은 EMI 분산 스펙트럼 클록 발생기
대한전자공학회 학술대회
2013 .07
-
DisplayPort v1.2 / HDMI v2.0 범용 25MHz-600MHz 분수비 클록 생성기
대한전자공학회 학술대회
2014 .06
-
A Spread Spectrum Clock Generator for DisplayPort 1.2 with a Hershey-Kiss Modulation Profile
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2013 .08
-
A 1.62/2.7/5.4 Gbps Clock and Data Recovery Circuit for DisplayPort 1.2 with a single VCO
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2013 .06
-
저 전력 클록 합성기 PLL 설계
대한전자공학회 학술대회
2005 .05
-
저전력ㆍ광대역 동작을 갖는 DisplayPort용 직렬화/병렬화 회로
대한전자공학회 학술대회
2009 .07
-
이중 모드의 기준 클록을 사용하지 않는 클록 데이터 복원 회로 알고리즘
전자공학회논문지
2016 .05
-
스케일러칩용 다중 변조 주파수와 다중 출력 주파수 변조 비율을 갖는 20~205㎒ 확산 대역 클록 발생기
대한전자공학회 학술대회
2010 .06
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-018559787